回到首页：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录推荐内容：数字IC设计学习比较实用的资料推荐题目背景笔试时间：2022.08.05应聘岗位：FPGA笔试平台：北森题目评价难易程度：★★★☆☆知识覆盖：★★★☆☆超纲范围：☆☆☆☆☆值得一刷：★★★☆☆备注：本篇与《笔试题-2023-诺瓦星云-FPGA（第1套）》有较多重复题目，这里只记录不同的题目文章目录不定项选择题3.以下哪种编玛方式或传输序列不适合在接收调使用DFE进行均衡处理?6.多时钟域设计中，如何处理跨时钟域7.FPGA动态功耗主要消耗在哪里()8以下说法正确的是9.如果wire[99:0]b;reg[99:0]a
数字化革命改变了对新手和有丰富经验的FPGA设计人员的期望。为了在航空航天和国防、通信基础设施、医疗、工业和消费电子等对成本敏感的市场中竞争，需要在广泛的密度范围内提供强大的高性能功能组合。在不牺牲性能的情况下，开发人员必须能够扩展使用模型以获得更大的处理带宽、便携性和应用范围，同时将功耗（关键资源）保持在最低水平。Xilinx®Artix®-7系列FPGA重新定义了成本敏感型解决方案，功耗比上一代产品降低了一半，同时为高带宽应用提供一流的收发器和信号处理能力。这些设备基于28纳米HPL工艺构建，提供一流的性能功耗比。与MicroBlaze™软处理器一起，Artix-7FPGA非常适用于便携式
数字化革命改变了对新手和有丰富经验的FPGA设计人员的期望。为了在航空航天和国防、通信基础设施、医疗、工业和消费电子等对成本敏感的市场中竞争，需要在广泛的密度范围内提供强大的高性能功能组合。在不牺牲性能的情况下，开发人员必须能够扩展使用模型以获得更大的处理带宽、便携性和应用范围，同时将功耗（关键资源）保持在最低水平。Xilinx®Artix®-7系列FPGA重新定义了成本敏感型解决方案，功耗比上一代产品降低了一半，同时为高带宽应用提供一流的收发器和信号处理能力。这些设备基于28纳米HPL工艺构建，提供一流的性能功耗比。与MicroBlaze™软处理器一起，Artix-7FPGA非常适用于便携式
安陆FPGA开发软件安装1，在官网下载TangDynasty软件；（我这里使用的是TD_5.0.5_SP1_43066_64bit_NL.msi）官网地址：http://www.anlogic.com/down1.aspx?TypeId=13&FId=t14:13:14下载后，一路下一步；安装完成后需要在官网上申请license;可以按照官方指导流程去一步步申请，也可以联系官方的技术支持，他们也可以提供license;2，license：安装好软件后，把申请到的license拷贝到安装目录下的license目录中；3，至此软件安装完成；可以使用了；是不是很简单呢！4，数据手册如果需要数据手册，
安陆FPGA开发软件安装1，在官网下载TangDynasty软件；（我这里使用的是TD_5.0.5_SP1_43066_64bit_NL.msi）官网地址：http://www.anlogic.com/down1.aspx?TypeId=13&FId=t14:13:14下载后，一路下一步；安装完成后需要在官网上申请license;可以按照官方指导流程去一步步申请，也可以联系官方的技术支持，他们也可以提供license;2，license：安装好软件后，把申请到的license拷贝到安装目录下的license目录中；3，至此软件安装完成；可以使用了；是不是很简单呢！4，数据手册如果需要数据手册，
概述实现该32位CPU为哈尔滨工业大学（深圳）大二小学期的实验，基于RISC-V的指令集架构和Xilinx开发板（XC7A100T-1FGG484C）开发的FPGA处理器。该CPU将会实现37条基础指令，包括算术运算指令、逻辑运算指令、移位运算指令、载入指令、存储指令、条件跳转指令、无条件跳转指令、比较指令。同时采用统一编址的方式实现与外设的连接和交互。实现的指令：指令类型指令算术运算指令add,addi,sub,lui,auipc逻辑运算指令and,andi,or,ori,xor,xori移位运算指令sll,slli,srl,srli,sra,srai载入&存储指令lw,sw,lb,lbu,
概述实现该32位CPU为哈尔滨工业大学（深圳）大二小学期的实验，基于RISC-V的指令集架构和Xilinx开发板（XC7A100T-1FGG484C）开发的FPGA处理器。该CPU将会实现37条基础指令，包括算术运算指令、逻辑运算指令、移位运算指令、载入指令、存储指令、条件跳转指令、无条件跳转指令、比较指令。同时采用统一编址的方式实现与外设的连接和交互。实现的指令：指令类型指令算术运算指令add,addi,sub,lui,auipc逻辑运算指令and,andi,or,ori,xor,xori移位运算指令sll,slli,srl,srli,sra,srai载入&存储指令lw,sw,lb,lbu,
写在前面：本章主要内容为理解七点数码管显示的概念，并使用Verilog实现。生成输入信号后通过仿真确认各门的动作，通过FPGA检查在Verilog中实现的电路的操作。Ⅰ.前置知识七段数码管是利用多重输出功能的非常有用的元件。该元件用于字符化，如十进制、十六进制数等。适当配置7个 元件，如图（a）所示，在每个端子上施加电压（logic"1"），使其发光，从而呈现字形（图b）。数码管的一种是半导体发光器件，数码管可分为七段数码管和八段数码管，区别在于八段数码管比七段数码管多一个用于显示小数点的发光二极管单元（decimalpoint）。七段数码管的工作原理 多个发光二极管封装在一起的七段数码显示
写在前面：本章主要内容为理解七点数码管显示的概念，并使用Verilog实现。生成输入信号后通过仿真确认各门的动作，通过FPGA检查在Verilog中实现的电路的操作。Ⅰ.前置知识七段数码管是利用多重输出功能的非常有用的元件。该元件用于字符化，如十进制、十六进制数等。适当配置7个 元件，如图（a）所示，在每个端子上施加电压（logic"1"），使其发光，从而呈现字形（图b）。数码管的一种是半导体发光器件，数码管可分为七段数码管和八段数码管，区别在于八段数码管比七段数码管多一个用于显示小数点的发光二极管单元（decimalpoint）。七段数码管的工作原理 多个发光二极管封装在一起的七段数码显示
数字IC/FPGA面试常考问题------亚稳态中，为什么打两拍可以消除亚稳态！最近常常被一个问题困扰，痛定思痛决定花时间来弄动它！数字IC/FPGA笔试、面试常考的一个问题就是什么是亚稳态？为什么会产生亚稳态？如何消除亚稳态？其中有一个方法就是打两拍可以减小亚稳态发生的概率！注意措辞！！这里是减小亚稳态的发生概率，而并不是标题上的消除亚稳态。一直并不知道其中原理决定弄懂，并将其记录下来。首先，我们需要了解什么是亚稳态，看下图简单来说，就是当时钟信号上升沿到来的时候正好采样的数据也在发生变化，但是对于采样的时钟信号，如果想要采样得到一个稳定值，在clk的上升沿的前一段时间有一个建立时间TSU和
