1、一般流程 Xilinx的开发工具Vivado其实还是比较好上手的，在左边的设计流程导航已经把FPGA的开发过程按先后顺序给排列出来了：ProjectManager：项目管理器，此项是对项目的参数进行设置IPIntegrator：IP集成器，此项是对IP的操作Simulation：仿真，包括功能仿真、综合后仿真和实现后仿真RTLAnalysis：RTL分析，将用户的设计输入细化成逻辑电路，也就是常说的RTL电路Synthesis：综合，类似于软件编程中的编译，是一个把RTL电路用FPGA内资源实现的过程，会生成综合网表Implementation：实现，把综合网表具体实现的过程
基于瑞芯微RV1126调试RTL8818FUWIFI模组支持STA和AP模式内核menuconfig配置内核dts配置文件系统配置和更改驱动编译wifi工具编译libnl库编译openssl编译wpa_supplicant编译hostapd编译(不过我没用到，调不通，用的是rk自带的)开机运行脚本测试WIFI—STA模式运行脚本测试WIFI-AP模式全部资源下载内核menuconfig配置CONFIG_NETFILTER=yCONFIG_NF_CONNTRACK=yCONFIG_NF_TABLES=yCONFIG_NF_TABLES_INET=yCONFIG_NF_CONNTRACK_IPV4
基于瑞芯微RV1126调试RTL8818FUWIFI模组支持STA和AP模式内核menuconfig配置内核dts配置文件系统配置和更改驱动编译wifi工具编译libnl库编译openssl编译wpa_supplicant编译hostapd编译(不过我没用到，调不通，用的是rk自带的)开机运行脚本测试WIFI—STA模式运行脚本测试WIFI-AP模式全部资源下载内核menuconfig配置CONFIG_NETFILTER=yCONFIG_NF_CONNTRACK=yCONFIG_NF_TABLES=yCONFIG_NF_TABLES_INET=yCONFIG_NF_CONNTRACK_IPV4
一、概述为了尽量给甲方降低成本，决定使用较低成本的PHY芯片RTL8201F-VB-CG芯片。移植官网的以太网demo程序，git上下载了一份很好看的rtl8201F的驱动程序，用来替换官方demo的lan8742程序。并没有直接通，于是开始了调试之路。二、平台芯片型号：stm32h753官网例程文件名：STM32Cube_FW_H7_V1.10.0三、原理图四、遇到的问题使用官网lwip的demo，下载RTL8201F-VB-CG驱动程序并替换lan8742驱动芯片程序，使用PC机ping设备ping不通五、调试过程1.确定PHY驱动芯片的寄存器可以读取和写入。通过函数接口HAL_ETH_R
一、概述为了尽量给甲方降低成本，决定使用较低成本的PHY芯片RTL8201F-VB-CG芯片。移植官网的以太网demo程序，git上下载了一份很好看的rtl8201F的驱动程序，用来替换官方demo的lan8742程序。并没有直接通，于是开始了调试之路。二、平台芯片型号：stm32h753官网例程文件名：STM32Cube_FW_H7_V1.10.0三、原理图四、遇到的问题使用官网lwip的demo，下载RTL8201F-VB-CG驱动程序并替换lan8742驱动芯片程序，使用PC机ping设备ping不通五、调试过程1.确定PHY驱动芯片的寄存器可以读取和写入。通过函数接口HAL_ETH_R
最近迷上了FPGA的网络通信和GTP光通信，个人感觉光通信简单一些，那就从难得网络通信开始吧，先搞个最简单的，使用MDIO配置和读取网络PHY的信息。板子：米联客的MA703FA（A7-35T板子）；参考例程：正点原子达芬奇开发板例程；IDE：vivado2020.2；具体的原理啥的建议去看正点原子的文档吧，讲得很好，但原子的例程感觉不贴近实际项目，所以我改了一下，使之适合真是项目。先来看看这块芯片RTL8211FD的数据手册。这是官方给的应用架构，很简单，RTL8211FD与MAC通信，通过MDC和MDIO配置。芯片BD，没啥好说的，典型的rgmii接口，内部模块电路感觉没必要深究，反正也不
最近迷上了FPGA的网络通信和GTP光通信，个人感觉光通信简单一些，那就从难得网络通信开始吧，先搞个最简单的，使用MDIO配置和读取网络PHY的信息。板子：米联客的MA703FA（A7-35T板子）；参考例程：正点原子达芬奇开发板例程；IDE：vivado2020.2；具体的原理啥的建议去看正点原子的文档吧，讲得很好，但原子的例程感觉不贴近实际项目，所以我改了一下，使之适合真是项目。先来看看这块芯片RTL8211FD的数据手册。这是官方给的应用架构，很简单，RTL8211FD与MAC通信，通过MDC和MDIO配置。芯片BD，没啥好说的，典型的rgmii接口，内部模块电路感觉没必要深究，反正也不
下表显示了在数字设计的各个层次上可减少功耗的百分比。RTL级之后，功耗的减少量已经非常有限。设计层次改善程度系统级50%~90%RTL级20%~50%门级10%~15%晶体管级5%~10%版图级作为一个编写Verilog的伪码农，系统级减少功耗的工作也可参与一些，但重点应该放在RTL级来减少功耗。下面就分2节来介绍从RTL级来减少功耗的常用方法。并行与流水对于一个功能模块，可以通过并行的方式实现，也可以通过流水线的方式实现，这两种方法都是用资源换速度。在一定的场合下灵活的使用这两种方法，可以降低功耗。并行处理并行处理，可以同时处理多条执行语句，使执行效率变高。所以在满足工作需求的条件下，采用并
下表显示了在数字设计的各个层次上可减少功耗的百分比。RTL级之后，功耗的减少量已经非常有限。设计层次改善程度系统级50%~90%RTL级20%~50%门级10%~15%晶体管级5%~10%版图级作为一个编写Verilog的伪码农，系统级减少功耗的工作也可参与一些，但重点应该放在RTL级来减少功耗。下面就分2节来介绍从RTL级来减少功耗的常用方法。并行与流水对于一个功能模块，可以通过并行的方式实现，也可以通过流水线的方式实现，这两种方法都是用资源换速度。在一定的场合下灵活的使用这两种方法，可以降低功耗。并行处理并行处理，可以同时处理多条执行语句，使执行效率变高。所以在满足工作需求的条件下，采用并
