如果想要使用uartlite这个设备，则需要其驱动程序，这些驱动程序中包含对寄存器的直接操作。赛灵思在BSP中提供了uartlite的驱动函数，但是感觉不好用，所以本文详细介绍uartlite的寄存器空间，以便于可以自己编写相应的驱动函数。资料ID：PG142文档查找软件：DocNav，在安装vivado时可以选择一并安装uartlite的寄存器空间用于操作uartlite的寄存器有4个，如下表所示。其中的第一列是寄存器的地址偏移量，这里的偏移是针对设备基地址，即Baseaddress。STAT_REG表示的是uartlite的状态寄存器。CTRL_REG表示的是uartlite的控制寄存器。
**AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源**注：本例程是在xc7z010clg400_1实现，若导入至复旦微电子需更改为xc7z045iffg900-2L（目录中带*号的可略过）背景：PS端UART资源有限，难以满足实际运用中多串口的需求。具体方法：PS通过AXI总线调用PL的资源进行UART的拓展，本说明采用vivado自带的IP核AXIUartlite完成，属于AXI_GPIO。一、VivadoIP核建立完成图如下1.1ZYNQ核配置这块一般默认即可（可以双机查看GPMasterAXIInterface->M_AXI_GP0_Interface是否勾
前言Vivado版本：Vivado2018.2+VivadoHLS2018.2，VivadoHLS2018.2用于SDK开发，C语言开发创建基于MicroBlaze的【BlockDesign】后，添加了【AXIUartlite】，发现烧写到FPGA后，没有任何的反应，这时才发现，要想让microblaze这个MCU模块工作起来，还需要C语言开发基于VivadoHLS2018.2的SDK开发，也就是FPGA就是一个MCU了，让MCU工作，还得需要MCU工作的程序，如基于SDK开发的C语言程序操作步骤添加MicroBlaze及AXIUartliteVivado创建工程，这部分可以参考之前的
前言Vivado版本：Vivado2018.2+VivadoHLS2018.2，VivadoHLS2018.2用于SDK开发，C语言开发创建基于MicroBlaze的【BlockDesign】后，添加了【AXIUartlite】，发现烧写到FPGA后，没有任何的反应，这时才发现，要想让microblaze这个MCU模块工作起来，还需要C语言开发基于VivadoHLS2018.2的SDK开发，也就是FPGA就是一个MCU了，让MCU工作，还得需要MCU工作的程序，如基于SDK开发的C语言程序操作步骤添加MicroBlaze及AXIUartliteVivado创建工程，这部分可以参考之前的
