草庐IT

Verilog-Vscode

全部标签

ESP32C3学习&开发之路——VScode开发环境搭建

一、概述上次搭建好了ESPIDF离线版的开发环境,但是我不想每次开发的时候都要打开“PowerShell”终端,也不想要输入指令进行编译和下载的操作,所以再搭建在VScode的软件上开发ESP32系列WiFi模组的开发环境。VScode全称VisualStudioCode,免费而强大,可在Windows、Linux和MacOS上运行。所以打算走乐鑫WiFi模组开发的嵌入式工程师可以考虑买MacOS的电脑了。它其实是一个编写现代Web和云应用的跨平台源代码编辑器,对JavaScript和NodeJS的支持非常好,自带很多功能,例如代码格式化、代码智能提示补全、Emmet插件等,但是插件要自己下载

VSCode中如何修改代码字体

通过「File」→「Preferences」→「Settings」→「TextEditor」→「Font」→「FontFamily」中,修改对应的字体即可。因为比较喜欢JetBrainsMono,所以设置的字体是这个。     其中JetbrainsMono字体需要自己在Jetbrains官网下载,然后中文字体使用引号等描述出来,比如"宋体"、"新宋体"、"仿宋"。JetBrainsMonoNL,'仿宋',monospace这样就可以代码和中文注释分开。最终的代码风格如下图所示,当然你可以自己设置自己喜欢的类型。 又可以愉快的玩耍了,创作不易,求个点赞。:)

Anaconda安装配置以及与vscode配合使用

Anaconda下载配置及与vscode配合使用一、为什么要使用anaconda呢?当我们使用python做项目的时候,肯定会用到各种各样的库函数,那么这时候日积月累,PC中就会存在大量的包,这些环境是不易处理的,而且为了项目的可移植性,通常有需要将环境打包…总而言之因为种种实际需要,我们最好使用anaconda,特别在目前的机器学习以及深度学习领域,anaconda也是几乎必备的。那么下面介绍anaconda的使用二、anaconda的下载与配置1、关于下载这里不推荐使用官网下载,因为conda软件有点大,那么官网速度只有几十k,需要很久,推荐使用清华的镜像网站下载,网址如下:[link](

VSCode配置(Unity)

一、下载VSCodehttps://code.visualstudio.com/二、VSCodeC#配置:安装.netcoreSDK下载.NET(Linux、macOS和Windows)这里要注意一点(虽然好像6.0的版本也什么没问题):4.7.1是符合的版本 安装: 三、安装C#插件C#Auto-UsingforC#四、创建工程(调试)从C:\ProgramFiles\dotnet路径打开终端cmddotnetnewconsole-o项目路径(eg:dotnetnewconsole-oD:\cs_project)code.弹出VSCode界面在VSCode终端,输入dotnetrun这里会遇

在vscode中如何关闭已经运行的vue项目

vue项目运行命令是npmrundev(vuecli2.0)/npmrunserve(vuecli3.0)想要停掉这个运行的项目按快捷键ctrl+c就可以,连按两遍,不用输入y补充:1.常用的终端命令tab:补全功能上下方向键:翻看查看过的命令cd…:返回上一层目录cd‘文件夹’:进入文件夹cd\:跳转到硬盘的根目录dir:显示当前目录的子文件夹与文件cls:清屏del:删除文件夹mkdir:创建文件夹node-v:node的版本号node‘文件夹’:运行node文件

Verilog 学习笔记(一)模块例化

   1.单个模块的例化verilog中模块的例化有两种方式,一种是基于端口位置来例化模块,另一种则是根据端口名称来例化。首先介绍第一种基于端口位置来例化。在此之前,我们先给出一个简单的模块如下: 上图中的mod_a模块声明如下:modulemod_a(output,output,input,input,input,input);为了在模块top_module例化上面的模块,我们首先声明top_module。moduletop_module(inputa,inputb,inputc,inputd,outputout1,outputout2);     采用基于端口位置的例化方法,要注意例化时连

vscode安装中文插件后不起作用

一、问题描述:安装中文插件后,中文并没有如期出现或者偶尔会自动变成英文二、解决:方法一:点击Uninstall,重新安装,再重启vscode方法二:在vscode中,按住ctr+shift+p,在出现的输入框中,输入ConfigureDisplayLanguage,在弹出的语言中,选中zh-cn,软件弹出提示。点击重启(Restart)按钮后,中文即可生效。

Verilog基础语法(4)之模块和端口及其例化和处理

一、模块与端口1、模块Verilog进行FPGA/IC设计值,通常划分为各个子模块,木模块之间可能相互例化,并在顶层统一例化,并连接成一个顶层模块文件。基本的模块模板:modulemodule_name( inputi_clk, inputi_a, input[3:0]i_b, inputi_en, outputo_out, inout[3:0]o_c //yourinput/ouput/inoutports);//yoursequentiallogicalways@(posedgei_clk)begin//yoursequentiallogicend//yourcombinationall

图解如何一步步连接远程服务器——基于VScode

基于VScode连接远程服务器安装Remote-SSH等插件想要在vscode上连接远程服务器需要下载Remote-SSH系列插件:直接在插件中搜索remote,即可找到,选择图片中的3个插件,点击install安装。配置Remote-SSH在这个步骤有多种操作,其中一种就是直接打开config文件填写,另外一种就是借由Remote-SSH。直接填写打开c盘中.ssh文件夹,打开config文件在配置文件中设置服务器信息,输入HostName和User,保存以后左侧会出现对应机器名称。借由Remote-SSH安装完Remote-SSH以后左侧会出现一个远程资源管理的图标,点击进入,然后点击SS

VSCode中git使用

文章目录VSCode中git使用vscode拉取git仓库使用vscode提交代码vscodegit提交代码忽略node_modules推送本地文件(推送)package-lock.json不需要写进.gitignoreVSCode中git使用vscode拉取git仓库直接选择克隆存储库,输入你的仓库地址,然后回车选择要存储的位置即可!使用vscode提交代码vscodegit提交代码忽略node_modules一、无.gitignore文件时,在项目文件右键,GitBash进入命令行输入touch.gitignore生成gitignore文件二、在文件.gitignore里输入node_mo