记录一次对STM32G4串口硬件FIFO的调试前言：通常我们使用串口接收多字节数据会使用中断和DMA两种方式。使用中断方式，每接收到一个字节就会触发一次中断，我们可以在中断函数里将接收到的这一字节保存在内存中然后等待其他程序处理，也可以直接在中断函数里处理。使用DMA方式，需要事先开辟一块内存，每当接收到一个字节，DMA会自动将数据保存在开辟的内存中而不需要CPU的参与。中断方式的优点是可以在第一时间知道串口接收到了新数据，在一些对实时性要求特别高的情况下占优。而DMA方式则需要程序周期性的轮训接收内存，看看有没有收到新数据。但是中断方式每接收到一个字节都需要CPU去处理，在波特率比较高、数据
vivado连接板子点击autoconnect后错误ERROR:[Labtoolstcl44-494]Thereisnoactivetargetavailableforserveratlocalhost.Targets(s)",jsn-JTAG-SMT2-210251A08870"maybelockedbyanotherhw_server.解决方法Ctrl+Alt+Delete打开任务管理器找到进程hw_server.exe，关闭它重新点autoconnect说明这个进程占用了板子，使得vivado连接失败，关掉重连即可。这种情况偶尔发生，原因不明。
vivado内部调用原语的verilog代码位置如下： 例如需要调用一个OSERDESE2,直接在打开LanguageTemplates中寻找，不同的芯片系列有不同的原语verilog代码，调用的时候需要注意。
1、前言 DDR3SDRAM简称DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用，特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3的读写操作大都借助IP核来完成。 MIG(MemoryInterfaceGenerators)IP核是Xilinx公司针对DDR存储器开发的IP，里面集成存储器控制模块，实现DDR读写操作的控制流程。在默认情况下，MIGIP核对外分出两组接口（即Naive接口）。一是用户接口，就是用户（FPGA）同MIG交互的接口，用户只有充分掌握了这些接口才能操作MIG。二是DDR物理芯片接口，负责产生
手工布局应该算是一项高级技能，在某些场合是不可或缺的，例如PartialReconfiguration。同时，它也是实现时序收敛的一种可选方法。首先，打开综合后的设计，将Vivado切换到Floorplanning模式，如下图所示。一旦切换到Floorplanning模式，Vivado会自动打开PhysicalConstraints窗口（也可以通过Window->PhysicalConstraints打开此窗口）和Device窗口，如下图所示。至此，我们就可以开始手工布局。手工布局的本质是对指定逻辑单元设定面积约束，在Vivado下就是对其画一个Pblock。Pblock的大小限定了该逻辑单元
在VIVADO软件编写程序时会遇到很多类型的错误，写个博客记录下来防止再犯，短期可能只有几个问题，会长期保持更新，遇到问题就记录。2022.4.09【问题1】Thedebugport‘u_ila_0/probe4’has1unconnectedchannels(bits).Thiswillcauseerrorsduringimplementation这在使用ILA时常见的错误，意思是有一些接口没有连接。解决方法：检查ILA的例化。1、是不是全部的probe都连到了信号上。2、每一个probe和连接的信号位宽是否一致，不一致的话也会出现这个错误。一般来说都是这两个方面导致出现这个错误，如果这样还
前言当FPGA设计中的逻辑行为不能满足默认的时序要求时，设计者需要使用时序例外语法对该逻辑行为进行处理，例如：有些结果只需每个一个或多个时钟周期捕获一次。vivado开发工具支持4个时序例外约束的语法，如下表所示：命令功能set_multicycle_path表示从路径的开始到结束传播数据所需的时钟周期数。set_false_path表示不应分析设计中的逻辑路径。set_max_delay设置最大路径延迟值。这将使用用户指定的最大和最小延迟值覆盖默认的建立和保持约束。set_min_delay设置最小路径延迟值。这将使用用户指定的最大和最小延迟值覆盖默认的建立和保持约束。基于运行时间的考虑，v
1、SDK的使用1.1SDK调试生成bit文件时候的开发和调试需要使用SDK，导出工程到SDK：包含bit文件，点击OK： 工程目录下会新增一个.sdk的目录：启动SDK：使用SDK进行调试，SDK中，新建应用工程，选择File->New->ApplicationProject：在弹出的窗口中，输入Projectname，单击Next：在弹出的窗口中，默认选择HelloWorld模板，单击Finish：此时，SDK中会增加system.mss页面。该页面列出了与Vivado工程相对应的信息，PeripheralDrivers部分列出了Vivado工程用到的接口、文档、例程。单击Document
一、问题描述最近在用XilinxFPGA做一个东西，在此过程中，发现如果写的代码消耗的bram资源超过一定数目，vivadoimplementation就会失败，且Messages没有错误信息，如下图：lmplementationRunProperties中显示：FinishedRunningVector-lessActivityPropagationINFO:[Pwropt34-322]ReceivedHACOOExceptionWARNING:[Pwropt34-321]HACOOException:ToomanyTFIsandTFOsindesign,exitingpwropt.Youc
在VivadoPr的时候报了一个错误：[Place30-484]ThepackingofLUTRAM/SRLinstanceintocapableslicescouldnotbeobeyde....后面会继续说LUTRAM超了多少，而且会报错在你的ila上。 这个错误实际上是你的ila加了不被允许加的inout类型的信号，因为inout信号既是输入也是输出，一般是复用信号，会被综合成ieinoe以及out信号，所以一对一布线的ila显然处理不过来，就会被认为是二维的数组而综合成了LURAM，知道原因了解决这个问题就很简单了，在ila上面拿掉inout信号，或者把你要抓的信号往深
