1引言之前大多数软件都是与它们各自的硬件一起发布，没有办法对其进行更改。但随着技术的成熟，制造商找到了在现有硬件上更新软件以增加附加功能的方法。现在，想象一下未来硬件更新也成为可能——不是很有趣吗？那么，这种可编程硬件，其子系统配置甚至在制造后也可以修改，属于可重构系统的范畴。而支持可重构计算的最主要的集成电路是FPGA，即可编程门阵列的缩写。FPGA使您可以编程产品功能，适应新标准，并在产品安装在现场后针对特定应用重新配置硬件——因此称为“现场可编程”。而“门阵列”指的是其架构中存在的二维逻辑门阵列。所有现代个人计算机，包括台式机、笔记本、智能手机和平板电脑，都是通用计算机的例子。通用计算采
这段时间一直忙着工作项目的事情，今天终于抽出时间，分享一下紫光同创DDR3IP的仿真经验~目录1搭建仿真环境1.1编写激励文件1.2自动化仿真2DDR3写操作仿真3DDR3读操作仿真1搭建仿真环境1.1编写激励文件 仿真激励文件需要包含以下四个部分：（1）时钟定义 DDR3IP需要一个50MHz的参考时钟，这个时钟频率与前面DDR3IP配置阶段的设定值是一致的。如果系统PLL的输入时钟频率也是50MHz，那么这两个时钟可以是同一个。（2） 顶层实体 顶层实体其实就是你设计的顶层模块，没什么特殊的。（3）DDR3仿真模型 DDR3仿真模型存放在IP核的ex
这段时间一直忙着工作项目的事情，今天终于抽出时间，分享一下紫光同创DDR3IP的仿真经验~目录1搭建仿真环境1.1编写激励文件1.2自动化仿真2DDR3写操作仿真3DDR3读操作仿真1搭建仿真环境1.1编写激励文件 仿真激励文件需要包含以下四个部分：（1）时钟定义 DDR3IP需要一个50MHz的参考时钟，这个时钟频率与前面DDR3IP配置阶段的设定值是一致的。如果系统PLL的输入时钟频率也是50MHz，那么这两个时钟可以是同一个。（2） 顶层实体 顶层实体其实就是你设计的顶层模块，没什么特殊的。（3）DDR3仿真模型 DDR3仿真模型存放在IP核的ex
在FPGA中，经常使用定点数表示小数，在进行各种运算时，定点数的位宽会发生变化，并且需要在适当地时候对数据的位宽进行截取。运算要求和引起的位宽变化假设存在两个数A、B，假定A位宽为m，小数位宽为a，B位宽为n，小数位宽为b。无符号数加法：A+B，需要先将A和B的小数点对齐，再将整数位和小数位都扩展至较大的位宽，最终结果的位宽为拓展后的位宽+1。有符号数加法：A+B，无需注意A、B符号位，可直接相加，同样需要先将A和B的小数点对齐，再将整数位和小数位都扩展至较大的位宽，最终结果的位宽为拓展后的位宽+1。无符号数减法：A-B，需要先将A和B的小数点对齐，再将整数位和小数位都扩展至较大的位宽，最终结
基于6UVPX的FPGAXCZU19EG存储阵列一、板卡概述 高性能存储板基于标准6UVPX架构，是基于XilinxUltraScale+系列FPGAXCZU19EG架构的微型存储阵列。平台主要包括：XCZU19EG模块、BGASSD表贴存储模块、PCIE3.0x2接口的M.2SSD模块、PCIE3.0x4接口的M.2SSD模块、BPIFlash模块、MRAM存储模块、PCIE3.0x8接口的PCIE连接器、DDR4内存条卡槽、100G网络接口、千兆网络接口，板卡器件满足高温设计要求。原理框图： 二、主要功能及性能指标 ● FPGA：FPGA型号XCZU19EG-2FFVC1760E
一、引言1.1轻量化神经网络的硬件部署需求神经网络模型不断革新发展，经历了从浅层神经网络到深度神经网络的重要变革。在追求更好精度的同时，深度神经网络模型层数和参数数量也在不断增加，从而对硬件的计算能力、内存带宽及数据存储等的要求也越来越高.因此，计算能力强、可并行加速、数据吞吐高的高性能硬件平台对于模型训练和产业应用来说显得尤为重要。轻量级神经网络是在保证模型的精度下对神经网络结构进行压缩、量化、剪枝、低秩分解、教师-学生网络、轻量化设计后的小体积网络模型.2015年之前，（2015年的ResNet在学习任务中取得了超越人眼的准确率）随着神经网络模型性能的不断提升，不断增大的网络体积和复杂度对
一、设计目的FPGA驱动七段数码管实现十六进制计数显示。二、设计原理七段数码管分共阳极与共阴极两种。共阳极数码管其工作特点是，当笔段电极接低电平，公共阳极接高电平时，相应笔段可以发光。共阴极数码管则与之相反，它是将发光二极管的阴极短接后作为公共阴极，当驱动信号为高电平、公共阴极接低电平时，才能发光。上图为共阳极数码管和共阴极数码管的内部结构图用七段数码管除了可以显示0～9的阿拉伯数字外，还可以显示一些英语字母。下表是常见的字母与7段显示关系（共阴极数码管）。 段字母abcdefgA0001000B1100000C0110001D1000010E0110000F0111000H1001000三、
前言在初步了解XilinxVivado的使用后，开启了FPGAHelloWorld程序：LED流水灯控制在嵌入式MCU中，流水灯需要延时来实现，FPGA的延时，使用外部晶振来实现目标实现3个LED流水灯控制，也就是循环依次点亮，LED低电平亮，高电平灭，FPGA有一个40MHz的外部晶振，作为系统时钟输入开发板没有复位引脚，使用一个未使用的引脚代替方法LED点灯的程序，可以参考【正点原子】达芬奇ProFPGA的流水灯例程：【正点原子】达芬奇ProFPGA开发板资料盘(A盘)\达芬奇ProFPGA开发板资料盘(A盘)\4_SourceCode\1_Verilog\1_Verilog_35T\1_
1介绍现场可编程门阵列（FPGA）和应用特定集成电路（ASIC）是用于设计和实现数字系统的两种流行技术。它们各有优劣势，适用于不同的应用。本文将全面比较FPGA和ASIC，讨论二者的特点、优点和缺点，帮助您在选择适合项目的正确技术时做出决策。2什么是FPGA和ASIC？FPGA是半导体器件，可以按照用户的需要在制造后进行编程以实现定制数字逻辑。它由可配置逻辑块（CLB）、互连和I/O块组成，可以将它们连接在一起创建复杂的数字电路。FPGA可以被多次重新编程，因此可以用于快速原型设计、设计迭代和现场更新。另一方面，ASIC是定制的半导体器件，旨在执行特定的功能。ASIC的数字逻辑在制造过程中是硬
在FPGA开发板上实现基于立体视觉的SLAM。绪论SLAM（同步定位和地图绘制）在自动驾驶、AGV和无人机等各种应用中引起了人们的广泛关注。尽管目前有很多优秀的SLAM项目可以参考，但是他们的复杂性（高性能）及依赖性（依赖于许多外部库），使得它们无法移植到简单的平台（例如嵌入式系统）。该项目更加重视简洁的算法和更少的依赖性。很多不开源的库也将被删除。另一方面，利用FPGA加速来达到实时的处理速度。功能10FPS实时运行闭环检测3D占用网格地图生成通过USB3.0连接进行实时监控软件和硬件的所有设计文件均开源GitHub项目很复杂，感兴趣的不会太多，提前放出代码所有设计文件都包含在以下GitHu
