文章简介本系列文章主要针对FPGA初学者编写，包括FPGA的模块书写、基础语法、状态机、RAM、UART、SPI、VGA、以及功能验证等。将每一个知识点作为一个章节进行讲解，旨在更快速的提升初学者在FPGA开发方面的能力，每一个章节中都有针对性的代码书写以及代码的讲解，可作为读者参考。第十七章：tasktask说明语句task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个复杂的程序模块分解成若干个较小的任务和函数便于理解和测试。输入、输出和总线信号的值可以传入传出调用的任务和函数。任务和函数往往可以在大的程序模块中进行多次调用，从而简化程序的结构，使得整个程序容易被
通过“FPGA基础知识”专栏的实践学习，相信朋友们已经踏上了有趣的FPGA学习之路，掌握了一些必备的FPGA基础知识、开发工具、代码技巧等等，是一个进阶提升的好契机，这里闲话不多说，开门见山笔者结合实际的项目工程经验，精心准备了20个经典的例程。 从例程选取、章节安排、文档说明、代码规范、工程实践等多个方面，笔者真的也用心做了很多功课，20个经典例程全部来源于实际项目，同时也把很多理念和思路完完全全传递给大家，代码书写整齐规范有相当的借鉴价值，另外针对一些晦涩的知识点，也竭尽全力为大家做到通俗易懂，扫清提高之路上的那些痛点和难点。真诚地希望如果说“FPGA基础知识”专栏陪伴
文章目录第一章FPGA简介第1节什么是FPGA第2节FPGA的结构第3节更为复杂的FPGA架构第4节带嵌入式处理器的FPGA第5节数据存储以及配置分方式第一章FPGA简介第1节什么是FPGAFPGA的全称为Field-ProgrammableGateArray，即现场可编程门阵列。在开始学习FPGA之前，同学们首先应该清楚地了解FPGA的概念，明白FPGA到底是什么东西，可以用来做什么。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。简而言之
基于FPGA的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁，我国芯片行业迎来了一波发展的浪潮，FPGA这款小众而又实用的芯片也被划在制裁名单中。一、设计要求（1）、能在开发板的数码管上显示时间功能（2）、正常显示时、分、秒（3）、4个按键：一个作为rst复位，1个作为数字钟调节时的切换，1个作为按键加，1个作为按键减（4）、按键切换小时/分钟时对应闪烁二、实现过程1.总体设计思想其中的数字钟逻辑控制模块由于涉及设计显示时间的核心设计比较复杂，将数字钟逻辑控制模块拆分为若干个模块：逻辑控制模块（logic_ctr
目录1.算法仿真效果2.verilog核心程序3.算法涉及理论知识概要4.完整verilog1.算法仿真效果matlab2022a/vivado2019.2仿真结果如下： 将FPGA仿真的数据导出，然后在matlab中将数据通过噪声之后，可以得到如下的星座图效果。fpga工程版本信息：2.verilog核心程序`timescale1ns/1nsmoduleTEST; regclk; regrst; regstart;wire[15:0]sin;wire[15:0]cos; wiresigned[19:0]I_com; wiresigned[19:0]Q_com; //DUT tops_16QA
一、开发环境的安装首先去安路官网下载安装包工具与资料下载-国产FPGA创新者-安路科技下载后解压点击安装包直接傻瓜式安装即可备注：安装后无法打开或者缺文件等情况是安路安装包不包含一些C++库，需要我们自己下载一个DirectX修复工具（最好下载最新版，因为最新版C++库更完善） 二、一切准备工作做完开始建立第一个属于我们自己的过程，首先打开TD开发环境这里以点亮一个LED灯为演示。Project→newProject→输入项目名称、选择存放位置与开发板芯片型号→点击OK 三、工程建立后添加/新建.v文件添加现有的.v文件 Add→选择文件存放位置→双击添加ok确认 文件添加成功 四、编写代码运
本章将根据高速数据采集指标要求，分析并确定高速数据采集模块的设计方案，由此分析数据存储需求及存储速度需求给出高速大容量数据存储方案，完成双通道高速数据采集模块总体设计方案，并综合采集、存储方案及AXIe接口需求给出逻辑器件选型。2.1高速数据采集模块指标及方案分析2.1.1高速数据采集指标本文基于AXIe测试总线平台的高速数据采集模块主要技术指标如下：1）最大采样率：6.4GSPS2）ADC分辨率：12bits3）通道数：24）模拟输入带宽：1GHz5）耦合：DC6）输入信号幅值：125mV、250mV、500mV、1V7）信噪比：54dB@380MHz8）存储深度：2Gpts9）传输：支持A
前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给后人一些启发。文章目录1.项目背景2.Simulink模型3.Vivado仿真4.实际效果5.文件下载1.项目背景本项目是2022年全国大学生集成电路创业创新航天微电子杯的赛题，由于自己时间精力有限，
目录一、模拟面试（一）1.解释竞争与冒险的概念：如何消除竞争与冒险：具体层面应当如何做：2.时序逻辑电路与组合逻辑电路的区别是什么：被综合成电路之后的器件是什么：在代码中时两种电路如何表现：什么是同步时序电路和异步时序逻辑电路3：米利状态机和摩尔状态机的区别是什么：4.什么是建立时间和保持时间：（西安）如果不满足将导致什么？如何解决：不同比特的数据传输，又如何消除亚稳态：5.信号同步—打拍的作用是什么：6.什么是图像边缘检测：7.UART协议的内容是什么：（北京—代码）速率大小是多少：什么是起始位？校验位是什么：8.什么是IIC协议？（北京—描述）中间采样时是什么状态：9.阻塞赋值和非阻塞赋值
GTX简易使用教程，先“知其然”，慢慢再研究“所以然”。目录一、GTX必备基础知识二、时钟篇三、复位与初始化四、GTX IP核配置介绍五、GTX收发测试六、后记一、GTX必备基础知识虽说搬砖只需要会用IP就行，但是为了把砖搬好，还是需要了解一些必备姿势的：XilinxFPGA平台GTX简易使用教程（一）GTX基础知识什么是GTX？（GTP/GTX/GTH/GTZ）PMA与PCSQuad（QPLL/CPLL）8b/10b（K28.5）GTX收发流程（TX/RX）ibert IP（眼图）二、时钟篇XilinxFPGA平台GTX简易使用教程（二）GTX时钟篇照例，时钟单独讲，时钟理清了，它才能正确
