一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2
一.简介本篇文章将介绍eMMC如何上电启动，并且初始化进入到我们所需要的模式当中去，同样只介绍相关的内容，一些无关却重要的知识点，可以自行查看手册。FPGA驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述，可惜的是，这部分内容在手册的末尾，约278页，看完前面大部分，可能还是云里雾里。欢迎关注FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。手册上写明白了，一共分为如下几个步骤，下面就简单的说明一下**2.**上电的时候，时钟频率不能超过400KHZ，可以设置为200KHZ**3.**然后是延时1ms以
一.简介本篇文章将介绍eMMC如何上电启动，并且初始化进入到我们所需要的模式当中去，同样只介绍相关的内容，一些无关却重要的知识点，可以自行查看手册。FPGA驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述，可惜的是，这部分内容在手册的末尾，约278页，看完前面大部分，可能还是云里雾里。欢迎关注FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。手册上写明白了，一共分为如下几个步骤，下面就简单的说明一下**2.**上电的时候，时钟频率不能超过400KHZ，可以设置为200KHZ**3.**然后是延时1ms以
乒乓操作是FPGA设计中常用的一种技巧，它通过数据流控制实现按节拍相互配合的切换，来提高数据处理效率，达到无缝缓冲和处理的效果。本文针对乒乓操作进行学习总结。完整工程乒乓操作的原理一、原理图如下：1、二选一控制器来对缓冲模块1和2进行选择。2、数据缓冲模块一般就是SDRAM，FIFO等。3、每一时刻如何工作：clk1时刻，输入数据data存入到mux1选择的缓冲1中。clk2时刻，将data数据存在mux1选择的缓冲2中，同时mux2选择缓冲1，将缓冲1中的数据送到后续处理中。clk3时刻，mux1选通了缓冲1，将输入data存在缓冲1，同时mux2选择缓冲2，将其中的数据送到后续处理中4、依
乒乓操作是FPGA设计中常用的一种技巧，它通过数据流控制实现按节拍相互配合的切换，来提高数据处理效率，达到无缝缓冲和处理的效果。本文针对乒乓操作进行学习总结。完整工程乒乓操作的原理一、原理图如下：1、二选一控制器来对缓冲模块1和2进行选择。2、数据缓冲模块一般就是SDRAM，FIFO等。3、每一时刻如何工作：clk1时刻，输入数据data存入到mux1选择的缓冲1中。clk2时刻，将data数据存在mux1选择的缓冲2中，同时mux2选择缓冲1，将缓冲1中的数据送到后续处理中。clk3时刻，mux1选通了缓冲1，将输入data存在缓冲1，同时mux2选择缓冲2，将其中的数据送到后续处理中4、依
目录1、前言2、目前主流的FPGA图像缩放方案3、目前主流的FPGA视频拼接方案4、本设计方案的优越性5、详细设计方案解读HDMI输入图像缩放图像缓存VGA时序HDMI输出6、vivado工程详解7、上板调试验证8、福利：工程源码获取1、前言本文详细描述了FPGA纯verilog代码实现4路视频缩放拼接的实现设计方案，工程代码编译通过后上板调试验证，文章末尾有演示视频，可直接项目移植，适用于在校学生、研究生，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；提供完整的、跑通的工程源码和技术支持；工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后。2、目前主
目录1、前言2、目前主流的FPGA图像缩放方案3、目前主流的FPGA视频拼接方案4、本设计方案的优越性5、详细设计方案解读HDMI输入图像缩放图像缓存VGA时序HDMI输出6、vivado工程详解7、上板调试验证8、福利：工程源码获取1、前言本文详细描述了FPGA纯verilog代码实现4路视频缩放拼接的实现设计方案，工程代码编译通过后上板调试验证，文章末尾有演示视频，可直接项目移植，适用于在校学生、研究生，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；提供完整的、跑通的工程源码和技术支持；工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后。2、目前主
文章目录 系列目录与传送门 一、CLB概述 二、SLICEM与SLICEL 三、查找表LUT 3.1、移位寄存器SRL 3.2、分布式DRAM 四、多路选择器MUX 五、存储单元StorageElements（FF） 六、进位链CARRY4系列目录与传送门 《从底层结构开始学习FPGA》目录与传送门一、CLB概述 我们可以用vivado打开一个器件的device视图： 可以看到这些花里胡哨的五颜六色就分别代表了FPGA的底层硬
文章目录 系列目录与传送门 一、CLB概述 二、SLICEM与SLICEL 三、查找表LUT 3.1、移位寄存器SRL 3.2、分布式DRAM 四、多路选择器MUX 五、存储单元StorageElements（FF） 六、进位链CARRY4系列目录与传送门 《从底层结构开始学习FPGA》目录与传送门一、CLB概述 我们可以用vivado打开一个器件的device视图： 可以看到这些花里胡哨的五颜六色就分别代表了FPGA的底层硬
文章目录1、掌握FPGA开发流程2、时序问题如何解决2.1时序逻辑电路中的亚稳态现象2.2组合逻辑延迟太大导致时序不满足要求2.3组合逻辑中的竞争和冒险问题2.3.1什么是竞争和冒险2.3.2产生原因2.3.3判断方法2.3.4解决方法3、建立时间Tsu和保持时间Th3.1有效/固有建立时间和保持时间3.2时序设计的实质3.3建立时间裕量和保持时间裕量的公式4、时钟偏移和时钟抖动4.1概念4.2如果减少时钟偏移和时钟抖动5、最小工作周期和最大工作频率的计算方式6、简述触发器和锁存器的差别7、同步和异步逻辑、电路7.1同步异步逻辑电路7.2同步复位和异步复位的区别异步复位，同步释放8、异步FIF
