一、3×3矩阵的获取方式查阅了一些FPGA图像处理的资料，总结出了获得3×3图像矩阵的方法主要有下面这几种。（1）用移位寄存器IP核；（2）用2个或者3个ram实现；（3）用2个或者3个fifo实现。我这边是使用vivado作为开发环境，quartus中有专门的IP核可以实现图像数据的缓存，但是vivado中的移位寄存器只可以缓存一行，而且最多缓存1088个，如下图所示。而且缓存数据很多时，会出现缓存数量不准确的现象，大家可以自己去试试。因此在vivado中推荐使用fifo或者ram来实现。二、基于fifo提取3×3矩阵的时序图利用时序图软件绘制了用fifo实现的移位寄存器的时序图，这边大致介
目录一、前言二、时钟规划概念三、时钟规划的模块3.1时钟BUF3.2时钟源四、时钟规划之时钟单元布局 4.1BUFG4.2BUFH4.3 BUFR 4.4BUFIO五、时钟规划之时钟单元走线5.1 BUFG->BUFH5.2 BUFR->FF5.3 BUFIO->FF一、前言 对于vivado这类使用verilog语言的进行工程设计的工具，软件的时钟规划设计是至关重要的一个环节，下面将针对软件时钟规划的设计原理进行一些基础的说明，了解这个也能提高自己程序设计的可靠性，以及问题定位，本文以xilinx的xc7z100ffg900-2器件为例。二、时钟规划概念
目录一、前言二、时钟规划概念三、时钟规划的模块3.1时钟BUF3.2时钟源四、时钟规划之时钟单元布局 4.1BUFG4.2BUFH4.3 BUFR 4.4BUFIO五、时钟规划之时钟单元走线5.1 BUFG->BUFH5.2 BUFR->FF5.3 BUFIO->FF一、前言 对于vivado这类使用verilog语言的进行工程设计的工具，软件的时钟规划设计是至关重要的一个环节，下面将针对软件时钟规划的设计原理进行一些基础的说明，了解这个也能提高自己程序设计的可靠性，以及问题定位，本文以xilinx的xc7z100ffg900-2器件为例。二、时钟规划概念
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
目前主流的Xilinx下载器主要有两种：一种是Xilinx官方出品的XilinxPlatfomCableUSB，还有一个就是Xilinx的合作伙伴Digilent开发的JTAG-HS3ProgrammingCable。JTAG-HS系列最大支持30MHz下载速度，基于FTDI的FT2232方案。JTAG-HS系列对比Platform-Cable-USB最大支持24MHz下载速度。Xilinx-Platform-Cable-USB基于Xilinx自家FPGA和CypressUSB芯片方案拆解一些山寨版的也大多都是和这个两个方案类似。两款产品在贸泽（Mouser）上的售价：JTAG-HS3售价59
目前主流的Xilinx下载器主要有两种：一种是Xilinx官方出品的XilinxPlatfomCableUSB，还有一个就是Xilinx的合作伙伴Digilent开发的JTAG-HS3ProgrammingCable。JTAG-HS系列最大支持30MHz下载速度，基于FTDI的FT2232方案。JTAG-HS系列对比Platform-Cable-USB最大支持24MHz下载速度。Xilinx-Platform-Cable-USB基于Xilinx自家FPGA和CypressUSB芯片方案拆解一些山寨版的也大多都是和这个两个方案类似。两款产品在贸泽（Mouser）上的售价：JTAG-HS3售价59
【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing@163.com】 市面上目前很多的fpga开发板都有camera到lcd的显示demo。处理流程也是很相似的。一般的流程都是fpga首先初始化cmos，接着就是把数据从cmos读出来存储到sdram里面，显示模块再从sdram里面把数据读出来，显示到lcd上面。 就个人理解而言，这样的处理流程对于fpga新手来说稍微复杂了一些。因为这里面其实涉及到很多的技术细节，比如说cmosiic的访问、sdram访问、lcd访问、fifo使用、pll使用等等。但是，如果仅仅是从图像处理的角度来说，我们其实只需要知
【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：feixiaoxing@163.com】 市面上目前很多的fpga开发板都有camera到lcd的显示demo。处理流程也是很相似的。一般的流程都是fpga首先初始化cmos，接着就是把数据从cmos读出来存储到sdram里面，显示模块再从sdram里面把数据读出来，显示到lcd上面。 就个人理解而言，这样的处理流程对于fpga新手来说稍微复杂了一些。因为这里面其实涉及到很多的技术细节，比如说cmosiic的访问、sdram访问、lcd访问、fifo使用、pll使用等等。但是，如果仅仅是从图像处理的角度来说，我们其实只需要知
想学习一门技术之前，我们先会从编程语言入手。就像学习FPGA，往往是从VHDL或者Verilog开始入手学习的。当然，任何编程语言的学习都不能一劳永逸，因为任何经验技巧都是在实践的过程中才能学到，FPGA的学习当然也不例外。下面就以我的个人经验，来为大家解析一下FPGA的学习技巧。什么是FPGA？FPGA是一种硬件可重构的体系结构。它的英文全称是FieldProgrammableGateArray，中文名是现场可编程门阵列。FPGA就是一个可以通过编程来改变内部结构的芯片。FPGA工程师，小白具体要怎么学？作为一个初次学习FPGA新手来说，从零基础入门到进阶为FPGA工程师，需要具备哪些基础知
