Xilinx-FPGA_草庐IT

Xilinx MIPI CSI-2 Receiver Subsystem IP详解

目录1.MIPICSI-2ReceiverSubsystemIP架构2.MIPICSI-2Receiver核心详细信息2.1 MIPID-PHY2.2 MIPICSI-2RXController2.3 ECC/CRCForwarding2.4 VCXSupport2.5AXICrossbar2.6 VideoFormatBridge2.6.1 视频输出端口宽度2.6.2 多种数据类型的像素打包2.6.3 嵌入式非图像数据类型的像素打包2.6.4 视频格式桥不存在时的像素打包2.7 AXI IIC 3.MIPICSI-2 RX应用4.性能4.1CSI2RX子系统延迟4.2D-PHY延迟4.3

FPGA驱动0.96寸OLED（SSD1306）

目录一、七针0.96寸OLED驱动原理二、SSD1306驱动时序1、GDDRAM内部结构：（1）页寻址（2）水平寻址（3）垂直寻址2、初始化3、清屏4、发送数据三、子模块源码1、初始化2、清屏3、数据四、top源码五、仿真结果六、板级验证SPI主机写模式FPGA实现详细请见：FPGA实现SPI写模式（用于SSD1603的0.91寸OLED驱动）_LionelZhao的博客-CSDN博客https://blog.csdn.net/LionelZhao/article/details/128553379一、七针0.96寸OLED驱动原理本实验所使用的七针OLED结构图和电路原理图如下

驱动 FPGA amp 61 write

FPGA驱动0.96寸OLED（SSD1306）

目录一、七针0.96寸OLED驱动原理二、SSD1306驱动时序1、GDDRAM内部结构：（1）页寻址（2）水平寻址（3）垂直寻址2、初始化3、清屏4、发送数据三、子模块源码1、初始化2、清屏3、数据四、top源码五、仿真结果六、板级验证SPI主机写模式FPGA实现详细请见：FPGA实现SPI写模式（用于SSD1603的0.91寸OLED驱动）_LionelZhao的博客-CSDN博客https://blog.csdn.net/LionelZhao/article/details/128553379一、七针0.96寸OLED驱动原理本实验所使用的七针OLED结构图和电路原理图如下

驱动 FPGA amp 61 write

FPGA：逻辑运算及逻辑门

文章目录逻辑变量与逻辑函数逻辑运算基本逻辑运算及对应的逻辑门１.与运算与逻辑举例状态表与真值表与逻辑符号与逻辑表达式与门电路２.或运算或逻辑举例电路状态表状态表与真值表或逻辑符号或逻辑表达式或门电路3.　非运算非逻辑举例电路状态表状态表与真值表非逻辑符号非逻辑表达式三极管实现的非门电路常用复合逻辑运算及对应的逻辑门1.与非运算逻辑真值表与非逻辑符号与非逻辑表达式2.或非运算逻辑真值表或非逻辑符号或非逻辑表达式3.异或逻辑异或逻辑真值表异或逻辑符号异或逻辑表达式4.同或运算同或逻辑真值表同或逻辑逻辑符号同或逻辑表达式集成逻辑门电路简介三态门三态输出门电路逻辑符号三态输出门的真值表应用举例(1)构

FPGA 逻辑 quot lt gt

FPGA：逻辑运算及逻辑门

文章目录逻辑变量与逻辑函数逻辑运算基本逻辑运算及对应的逻辑门１.与运算与逻辑举例状态表与真值表与逻辑符号与逻辑表达式与门电路２.或运算或逻辑举例电路状态表状态表与真值表或逻辑符号或逻辑表达式或门电路3.　非运算非逻辑举例电路状态表状态表与真值表非逻辑符号非逻辑表达式三极管实现的非门电路常用复合逻辑运算及对应的逻辑门1.与非运算逻辑真值表与非逻辑符号与非逻辑表达式2.或非运算逻辑真值表或非逻辑符号或非逻辑表达式3.异或逻辑异或逻辑真值表异或逻辑符号异或逻辑表达式4.同或运算同或逻辑真值表同或逻辑逻辑符号同或逻辑表达式集成逻辑门电路简介三态门三态输出门电路逻辑符号三态输出门的真值表应用举例(1)构

FPGA 逻辑 quot lt gt

Zynq（1）：基于FPGA的SOC平台搭建

基于FPGA的SOC平台搭建前记：在2018年购买黑金Zynq7020的开发板，但是之后课设、毕设以及现在工作都是从事与FPGA相关。直到最近公司有一个项目是关于SDR（Zynq7020+AD936x），终于从角落捡起这块吃灰多年的开发板。本文部分参考：学会Zynq（1）搭建Zynq-7000APSoC处理器FPGA嵌入式开发使用XilinxFPGA进行嵌入式设计有两种解决方案使用使用MicroBlaze软核处理器进行设计，适用于纯FPGA平台基于Zynq-7000APSoC处理器进行设计，只适用于Zynq系列FPGA。Zynq芯片内部：ARM处理器，PS端（ProcessingSystem）

Zynq FPGA gt lt quot

Zynq（1）：基于FPGA的SOC平台搭建

基于FPGA的SOC平台搭建前记：在2018年购买黑金Zynq7020的开发板，但是之后课设、毕设以及现在工作都是从事与FPGA相关。直到最近公司有一个项目是关于SDR（Zynq7020+AD936x），终于从角落捡起这块吃灰多年的开发板。本文部分参考：学会Zynq（1）搭建Zynq-7000APSoC处理器FPGA嵌入式开发使用XilinxFPGA进行嵌入式设计有两种解决方案使用使用MicroBlaze软核处理器进行设计，适用于纯FPGA平台基于Zynq-7000APSoC处理器进行设计，只适用于Zynq系列FPGA。Zynq芯片内部：ARM处理器，PS端（ProcessingSystem）

Zynq FPGA gt lt quot

Xilinx ZYNQ差分时钟

今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。1.差分信号概念差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。简而言之，差分信号是两个信号，他们幅度相同、相位相反。2.FPGA差分时钟转换为单端时钟 2.1IP核（clockingwizard）在vivado中使用clockingwizardIP核选择MMCM(Mixed-ModeClockMa

Xilinx ZYNQ nbsp quot lt

Xilinx ZYNQ差分时钟

今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。1.差分信号概念差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。简而言之，差分信号是两个信号，他们幅度相同、相位相反。2.FPGA差分时钟转换为单端时钟 2.1IP核（clockingwizard）在vivado中使用clockingwizardIP核选择MMCM(Mixed-ModeClockMa

Xilinx ZYNQ nbsp quot lt

FPGA-音频模块开发(一)

本实验将实现音频模块和FPGA之间的数据通信，通过音频模块把麦克风输入的语音数据存储到SDRAM存储器里，再把音频数据发送给音频模块，从耳机接口进行语音的播放，从而实现录音和播放的功能。这里简单介绍一下音频模块AN831用到的音频编/解码芯片WM8731。该芯片在本设计中主要完成声音信号在采集和回放过程中的A/D和D/A转换功能。该芯片的ADC和DAC的采样频率为8KHZ到96KHZ可调，可转换的数据长度为16-32位可调。WM8731的内部有11个寄存器。该芯片的初始化以及工作时的工作状态和功能都是通过I2C总线方式对内部的这11个寄存器进行相应的配置来实现的。本设计中WM8731工作于主模

FPGA 音频 quot amp lt