【写在前面】这是一篇较长的博文，旨在记录本人上岸后的快乐以及告诉亲学弟学妹们的一些踩过的坑，由于与一些学校签了“复试保密协议”，有些复试内容不变透露，若想了解请QQ私聊我。一些时间结点记不清了，而且对于各个学校的感受都是主观的，可能不准确，见谅。索引1、个人情况2、夏令营3、8月充电4、预推免5、宝藏资源6、写在最后1、个人情况·辽吉985·女·前2.5学年纯学排6/187综排2/187（夏令营预推免申请基本上是用这个名次，有点后悔自己没有好好努力争取rank1，错过了一些机会）·最终前3年推免排名1/187·CET4600+CET6500+·参加的比赛很多，省级国家级、以创新类、应用类居多，
很多有玩过FPGA的老兄入手了ZYNQ，也明白什么PS+PL的开发方式，但是不知道开发ZYNQ究竟要怎么样做。本篇博客是本人阅读正点原子等开发资料的一些感悟，希望能让大家对ZYNQ的开发流程有一个更清楚的认识。 ZYNQ开发流程 ZYNQ类似于一个单片机+FPGA的结构，其实我觉得如果大家接触过一些Soc就会更好地理解ZYNQ的作用，就例如全志A33这块Soc，它是一块ASIC，不可以通过编程来对芯片的硬件进行重设计的。 我们可以看到，灰色部分的外设都是固定的，像什么摄像头接口，什么视频接口都是设计好的，定制化的好处就使得总体比较高效，制造成本也低；但是如果我要运用
1.准备工具vivado2018.3HDL源码：https://wiki.analog.com/resources/fpga/docs/releasesno_os：https://github.com/analogdevicesinc/no-OS注意：HDL源码下载的版本要与vivado一致，我这里是2018.3HDL版本选择2.构建vivado工程2.1编译源文件解压下载的HDL文件的压缩包进入该文件夹C:\AD9361\hdl-hdl_2019_r1\projects\fmcomms5\zc702就是上一步解压完的那个文件夹里的路径，我这用的板子是ZEDBOARD，芯片是ZYNQ7020，
2022.05.07:每次调试的时候，都需要重新ProgramFPGA，如下图所示。 如果你把这两个√取消掉的话，再次Debug的时候，它只会加载.elf程序，不会重新ProgramFPGA,这的确能节省一些加载Debug的时间，但这么做的话PL端的有些IP核没有复位，你再次执行程序的时候就可能会出错。比如我用DMA读写FFT9.1IP核的时候就会出错。它会永远接收不到DMA发送/接收中断的信号。 这个时候就需要重新手动ProgramFPGA之后再次Relaunch你的工程 可我这个人偏偏不喜欢等，况且我需要频繁地Debug我的代码。一天我能Debug上百次。于是乎，我寻求有没有这么一种解决办
蜂鸟E203移植zynq7020RISC-V到底是什么？首次接触RISC-V移植前准备开始移植最终移植结果处理遇到的问题RISC-V到底是什么？这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同层次的概念，要区分开。指令集（ISA）是规范标准，往往用一本书或几张纸来记录描述，而处理器实现是基于指令集规范完成的源代码。RISC-V是一个指令集规范。说白了RISC-V就是一套用来实现上层命令的最基础指令。首次接触RISC-V马上开始的FPGA创新创业大赛我们队伍选择了基于RISC-V的CPU设计题目，于是我准备先用开源的E203完全的
ZYNQ7020（黑金）纯verilog驱动4.3寸RGB接口TFT液晶屏（AN430）显示彩条简介像素（Pixel）：像素是指由图像的小方格组成的，这些小方快都有一个明确的位置和被分配的色彩数值，小方格颜色和位置就决定该图像所呈现出来的样子。分辨率（Resolution）：是屏幕图像的精密度，是指显示器所能显示的像素有多少。像素格式（PixelFormat）：将RGB三种颜色进行量化，每种颜色用8Bit表示，RGB共需要24位，即RGB888格式。LCD屏幕的接口有RGB、MCU、LVDS、MIPI等。时序对于显示屏来说，是在不断的进行像素刷新的，从左往右一行一行的刷新，一行刷新完后接着刷新
ZYNQ7000Vivado开发ZYNQ7000Vivado详细教学步骤ZYNQ7000Vivado开发1.建立工程项目2.创建BlockDesign3.配置IOBANK4.配置DDR和CLOCK5.配置PS外设6.测试PS外设7.增加PL外设1.建立工程项目Xilinx提供了一系列开发工具，其中包括Vivado平台工具，它是XilinxFPGA的最新开发平台，Zynq7000系列产品采用该平台进行开发。Zynq系列处理器(PS)有一系列外设需要配置，此外PL可以定制需要的IP核。PS可以在不配置PL端的情况下使用，然而，若想要使用PL端扩展外设，则需要对PL端进行配置和编程。下面，将以Zyn
ZYNQ7000Vivado开发ZYNQ7000Vivado详细教学步骤ZYNQ7000Vivado开发1.建立工程项目2.创建BlockDesign3.配置IOBANK4.配置DDR和CLOCK5.配置PS外设6.测试PS外设7.增加PL外设1.建立工程项目Xilinx提供了一系列开发工具，其中包括Vivado平台工具，它是XilinxFPGA的最新开发平台，Zynq7000系列产品采用该平台进行开发。Zynq系列处理器(PS)有一系列外设需要配置，此外PL可以定制需要的IP核。PS可以在不配置PL端的情况下使用，然而，若想要使用PL端扩展外设，则需要对PL端进行配置和编程。下面，将以Zyn
【拒绝任何杠精，这只是我自己的小白学习操作过程记录】用到的参考https://blog.csdn.net/weixin_45526456/article/details/108049186ZYNQ开发板资料固化逻辑ZYNQ固化必须用到PS块。所以纯PL工程中需要新建一个block块，加入并配置PS。配置完成后系统会新生成一个.v文件，再将自己原本要固化的代码例化进去编译生成新的bit文件。启动一个PL编程从来用不到的辅助小程序SDK（vivado自带，启动即可），在SDK里生成固化代码及下载固化。选用的固化启动方式为QSPI启动。添加PS新建BLOCK自定义名称添加IP按+搜索选择zynqsy
不知道这个人工智能，有没有获得完整的一生。ChatGPT是最先进的AI，也是最热门的应用——自去年11月底发布以来，它的月活跃用户两个月超过一亿，轻松拿到了全球互联网史上用户增长速度的第一。它也是一种门槛很高的技术。由于ChatGPT的训练过程所需算力资源大、标注成本高，目前国内暂未出现对大众开放的同类产品。百度、阿里、京东等互联网大厂都放出消息，表示正在打造「国产ChatGPT」，并将在近期发布。在各大厂产品到位之前，学界先有了消息。2月20日晚，复旦大学自然语言处理实验室发布了具备ChatGPT能力的语言模型——MOSS，并面向大众公开邀请内测。MOSS体验链接：https://moss.
