GPS北斗卫星时钟服务器在飞机场内网中的应用GPS北斗卫星时钟服务器在飞机场内网中的应用京准电子科技官微——ahjzsz卫星时钟服务器在飞机场内网中可以应用于时间同步、安全监控等方面。时间同步： 在飞机场内网中，各种设备需要在相同的时间下进行工作，如飞行控制系统、安全监控摄像头、通信设备等，这些设备的时间同步非常重要，如果这些设备的时间不同步，会导致飞行安全问题，如航班延误、航班安全隐患等。因此，使用卫星时钟服务器对这些设备进行时间同步非常必要，它可以提供高精度的时间同步服务，确保各个设备之间的时间同步，保障飞行安全。安全监控： 在飞机场内网中，需要实时监控各个区域的安全情况，以确保飞行安全和
衍生时钟约束语法 全系列：《基于Xilinx的时序分析、约束和收敛》目录与传送门 衍生时钟（GeneratedClocks，又称为生成时钟）是指由设计中已有的主时钟通过倍频、分频或者相移等操作后产生的新的时钟信号，如由MMCM或PLL或由组合逻辑生成的倍、分频时钟信号。 衍生时钟约束必须指定时钟源，在对衍生时钟进行约束时，并不指直接对其周期、相位等进行描述，而是描述其与源时钟的关系，如倍频因子、分频因子、相位关系等。衍生时钟与源时钟之间的关系可以是：简单的频率分频简单的频率倍频频率倍频与分频的组合，获得一个非整数的比例，通常由MMCM或PLL完成相移或
衍生时钟约束语法 全系列：《基于Xilinx的时序分析、约束和收敛》目录与传送门 衍生时钟（GeneratedClocks，又称为生成时钟）是指由设计中已有的主时钟通过倍频、分频或者相移等操作后产生的新的时钟信号，如由MMCM或PLL或由组合逻辑生成的倍、分频时钟信号。 衍生时钟约束必须指定时钟源，在对衍生时钟进行约束时，并不指直接对其周期、相位等进行描述，而是描述其与源时钟的关系，如倍频因子、分频因子、相位关系等。衍生时钟与源时钟之间的关系可以是：简单的频率分频简单的频率倍频频率倍频与分频的组合，获得一个非整数的比例，通常由MMCM或PLL完成相移或
本篇介绍了如何使用ESP8266，通过WIFI连网获取网络天气和网络时间，然后借助U8g2库，在OLED上显示当前时间和天气信息。1HTTP获取网络天气连网获取网络天气，一般需要通过http的方式，从天气信息提供商的网络地址获取天气信息。1.1注册开发者key这里以心知天气为例，需要先注册一个开发者账号，然后获取自己的私钥，也就是等下要用到的key。然后可以先在浏览器中输入如下链接，注意要将自己的key替换进去，然后就可以测试一下天气信息的获取情况。https://api.seniverse.com/v3/weather/now.json?key=替换为你的私钥&location=HangZh
本篇介绍了如何使用ESP8266，通过WIFI连网获取网络天气和网络时间，然后借助U8g2库，在OLED上显示当前时间和天气信息。1HTTP获取网络天气连网获取网络天气，一般需要通过http的方式，从天气信息提供商的网络地址获取天气信息。1.1注册开发者key这里以心知天气为例，需要先注册一个开发者账号，然后获取自己的私钥，也就是等下要用到的key。然后可以先在浏览器中输入如下链接，注意要将自己的key替换进去，然后就可以测试一下天气信息的获取情况。https://api.seniverse.com/v3/weather/now.json?key=替换为你的私钥&location=HangZh
今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。1.差分信号概念 差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。 简而言之，差分信号是两个信号，他们幅度相同、相位相反。2.FPGA差分时钟转换为单端时钟 2.1IP核（clockingwizard） 在vivado中使用clockingwizardIP核选择MMCM(Mixed-ModeClockMa
今天第一次玩公司的高级板子，确实高级板子比较复杂，一个差分时钟就把我搞的糊里糊涂的，回家查了资料后，进行了如下总结。1.差分信号概念 差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的幅度相同，相位相反。在这两根线上传输的信号就是差分信号。 简而言之，差分信号是两个信号，他们幅度相同、相位相反。2.FPGA差分时钟转换为单端时钟 2.1IP核（clockingwizard） 在vivado中使用clockingwizardIP核选择MMCM(Mixed-ModeClockMa
AT32MCU时钟配置错误或晶振大小选择错误导致异常Questions：在时钟配置错误或晶振大小选择错误的情况下，下载代码到开发板导致无法继续进行debug或再次下载的一系列异常情况。如场景一：自行配置时钟倍频代码有误，而下载到开发板运行。场景二：使用官方bspdemo下载到自设计的板子，但晶振采用远高于8MHz的情况。Answer：以上无法继续debug或再次下载的异常情况除开启了硬件访问保护等特殊情况外，大多是由于主频超规格使用导致。如场景二的方式，由于官方bspdemo大多都是采用8MHz外部晶振倍频到该系列最高或接近于最高主频的时钟配置流程，如果代码不改的情况下只提高了硬件外部晶振频率
AT32MCU时钟配置错误或晶振大小选择错误导致异常Questions：在时钟配置错误或晶振大小选择错误的情况下，下载代码到开发板导致无法继续进行debug或再次下载的一系列异常情况。如场景一：自行配置时钟倍频代码有误，而下载到开发板运行。场景二：使用官方bspdemo下载到自设计的板子，但晶振采用远高于8MHz的情况。Answer：以上无法继续debug或再次下载的异常情况除开启了硬件访问保护等特殊情况外，大多是由于主频超规格使用导致。如场景二的方式，由于官方bspdemo大多都是采用8MHz外部晶振倍频到该系列最高或接近于最高主频的时钟配置流程，如果代码不改的情况下只提高了硬件外部晶振频率
2019 级 电子科学与技术 专业FPGA课程设计报 告2022 年5 月20 日多功能数字电子钟的设计摘要电子设计自动化（EDA）是一种实现电子系统或电子产品自动化设计的技术，使用EDA技术设计的结果既可以用FPGA/CPLD来实施验证，也可以直接做成专用集成电路(ASIC)。本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准,定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果
