碎碎念：经过近一周的调试与查错（不好意思我实在太菜了），才终于从MATLAB代码的基础上，实现了Verilog对SVPWM算法的实现，同时给出仿真的结果。2022年10月20日更新：实在抱歉，由于之前在算法中没有考虑到输入电压值量化以及死区时间的问题，我也是在电路测试过程中才发现这个错误，今天进行了更正与修改。电压值量化的具体原理可以参考我的上一篇文章~目录1主要思路2模块代码2.1my_SVPWM模块2.2Jud_sec模块2.3 Cal_time模块2.4 Switch_time模块2.5Tri_gener模块2.6测试模块3仿真结果3.1MATLAB计算结果3.2Vivado2018.3
斩波运放仿真教程(PSS+PAC)本文将以以下运放作为实例讲解斩波运放仿真（pss+pac）：由于斩波运放中涉及到斩波时钟，而在进行传统的AC仿真时，斩波的时钟频率不会发生跳转，或者说传统的AC仿真时，是不能带有时域上的时钟信号的，所以不能够仿真带有斩波频率的运放的性能参数；故如果要得到斩波运放的AC参数或者noise参数，需要进行PSS+PAC仿真、PSS+Pnoise仿真等；PSS仿真即周期稳定性仿真，用于仿真带有周期性信号的电路（个人理解），例如带有斩波器的运放（周期信号为斩波器时钟）、振荡器（振荡器稳定后的输出信号）等；如下图所示：在进行PAC守或者PNOISE仿真之前，要进行一次PS
斩波运放仿真教程(PSS+PAC)本文将以以下运放作为实例讲解斩波运放仿真（pss+pac）：由于斩波运放中涉及到斩波时钟，而在进行传统的AC仿真时，斩波的时钟频率不会发生跳转，或者说传统的AC仿真时，是不能带有时域上的时钟信号的，所以不能够仿真带有斩波频率的运放的性能参数；故如果要得到斩波运放的AC参数或者noise参数，需要进行PSS+PAC仿真、PSS+Pnoise仿真等；PSS仿真即周期稳定性仿真，用于仿真带有周期性信号的电路（个人理解），例如带有斩波器的运放（周期信号为斩波器时钟）、振荡器（振荡器稳定后的输出信号）等；如下图所示：在进行PAC守或者PNOISE仿真之前，要进行一次PS
DDS(DirectDigitalSynthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用于通信领域。 DDS的基本结构框图如下所示： 由图可以看出，DDS主要由相位累加器、相位调制器、波形数据表以及D/A转换器构成。本次实验仅在VIVADO平台上完成DDS的仿真，故设计流程不需要D/A转换器，在PC端完成仿真设计即可。若需要结合FPGA开发板使用，则需要再外接一个D/A转换模块，将产生的数字信号转换为模拟信号即可。 其中相位累加器由N位加法器与
DDS(DirectDigitalSynthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用于通信领域。 DDS的基本结构框图如下所示： 由图可以看出，DDS主要由相位累加器、相位调制器、波形数据表以及D/A转换器构成。本次实验仅在VIVADO平台上完成DDS的仿真，故设计流程不需要D/A转换器，在PC端完成仿真设计即可。若需要结合FPGA开发板使用，则需要再外接一个D/A转换模块，将产生的数字信号转换为模拟信号即可。 其中相位累加器由N位加法器与
目录 1、创建仿真项目 2、设置仿真软件和原理图主题色 3、打开和关闭仿真项目 4、元器件库和放置元件的方法 5、设计单片机低电平复位电路 6、单片机低电平复位电路仿真 7、添加新型号二极管到电路仿真项目 8、学习资源 9、静态工作点分析 1、创建仿真项目文件>新的>工程>输入工程名称、文件保存路径>OK>基于模板创建或创建空白工程；名称及路径均需使用英文！需创建一个与工程名称关联的新文件夹。创建好的工程如下图： 2、设置仿真软件和原理图主题色Options>优先项>可设置窗口菜单颜色、原理图纸背景色。窗口菜单颜色需重启软件才能生效，而原理图纸背景色修改后立即生效。如下图： 3、打
目录 1、创建仿真项目 2、设置仿真软件和原理图主题色 3、打开和关闭仿真项目 4、元器件库和放置元件的方法 5、设计单片机低电平复位电路 6、单片机低电平复位电路仿真 7、添加新型号二极管到电路仿真项目 8、学习资源 9、静态工作点分析 1、创建仿真项目文件>新的>工程>输入工程名称、文件保存路径>OK>基于模板创建或创建空白工程；名称及路径均需使用英文！需创建一个与工程名称关联的新文件夹。创建好的工程如下图： 2、设置仿真软件和原理图主题色Options>优先项>可设置窗口菜单颜色、原理图纸背景色。窗口菜单颜色需重启软件才能生效，而原理图纸背景色修改后立即生效。如下图： 3、打
最近，博主在学习FPGA,用的开发软件是ISE14.7，开发板是Spartan-3Estarterboard。本文主要记录下ISE14.7软件的使用，怎样从头开始建立工程，写代码，仿真，到下载bit流到板子上，还有程序的固化，用示波器看波形。最后还会记录下中间遇到的一些坑。本文目录一、建立工程1、新建工程2、添加代码3、综合4、管脚约束5、实现：转换、映射、布局布线6、生成bit流文件二、仿真1、创建TestBench2、仿真三、下载bit流文件到板子1、硬件连接2、软件设置四、程序固化五、坑1、ise14.7在win10下闪退解决办法2、下载bit流时，电脑和FPGA连接，但是电脑识别不到F
最近，博主在学习FPGA,用的开发软件是ISE14.7，开发板是Spartan-3Estarterboard。本文主要记录下ISE14.7软件的使用，怎样从头开始建立工程，写代码，仿真，到下载bit流到板子上，还有程序的固化，用示波器看波形。最后还会记录下中间遇到的一些坑。本文目录一、建立工程1、新建工程2、添加代码3、综合4、管脚约束5、实现：转换、映射、布局布线6、生成bit流文件二、仿真1、创建TestBench2、仿真三、下载bit流文件到板子1、硬件连接2、软件设置四、程序固化五、坑1、ise14.7在win10下闪退解决办法2、下载bit流时，电脑和FPGA连接，但是电脑识别不到F
前言： 自己的仿真记录，仿真的时候很可能不清楚需要仿真什么参数，就按照自己的感觉来了。有用就点个赞，没用的话就没用好了哈哈。反正就是一个用来记录的帖子。PS： 因为是我记录的帖子，所以会有仿真一半发现错了，然后进一步进行修改的过程，所以可能会写得比较长。我还是比较喜欢这种不断发现问题改进问题的过程，模拟嘛，坑走多了，后面就熟练了。 另外，内容是按照拉扎维那本书来推进写的。在运放和带隙部分我会着重仿真，其他的部分可能会有一些不周到。 帖子是我一步一步学习的见证，可能会发现开始的部分写得很烂，那是初期的我啦，啊哈哈哈。 在此处慢慢见证自己
