目录1、前言2、RIFFA理论基础3、设计思路和架构4、vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言PCIE是目前速率很高的外部板卡与CPU通信的方案之一，广泛应用于电脑主板与外部板卡的通讯，PCIE协议极其复杂，想要掌握不容易，所以Xilinx和Altera等FPGA厂商直接推出了相关IP供用户使用，比如Xilinx的XDMA，这种IP直接集成了PCIE通信的所有内核资源，并已封装为AXIS接口，用户在使用时只需要按照AXIS流数据格式收发即可，相当于傻瓜式使用PCIE，但是，如果你想装个杯，想要自己研究甚至手写一个PCIE收发器呢？那本文就适合你的胃口了。。。
目录前言一丶FIFO介绍1.什么是FIFO？2.FIFO分类3.FIFO主要参数4.测试5.仿真二丶UART引入FIFO1.模块原理图2.代码设计3.仿真与分析三丶上板验证四丶源码前言我们在上一章完成了UART串口通信的收发模块，这一章我们将FIFO引入进来，使用FIFO进行缓存数据，来连接串口通信的收发模块一丶FIFO介绍1.什么是FIFO？FIFO即FirstInFirstOut，是一种先进先出数据存储、缓冲器，我们知道一般的存储器是用外部的读写地址来进行读写，而FIFO这种存储器的结构并不需要外部的读写地址而是通过自动的加一操作来控制读写，这也就决定了FIFO只能顺序的读写数据2.FIF
创龙科技ARM/FPGA/DSP嵌入式板卡选型大全2023.2版本正式发布！接下来，跟着我们一起看看有哪些亮点吧！6大主流工业处理器原厂创龙科技现有30多条产品线，覆盖工业自动化、能源电力、仪器仪表、通信、医疗、安防等工业领域，与6大主流工业处理器原厂强强联合，包括德州仪器(TI)、恩智浦(NXP)、赛灵思(Xilinx)、全志科技、瑞芯微、紫光同创，产品架构涵盖ARM、FPGA、DSP、RISC-V等。多样厂商、多种架构、国产 + 进口，丰富了用户的决策选择，也将更好地满足用户在工业领域中的差异化需求。另外，创龙科技还是TI、NXP、Xilinx、紫光同创四家原厂中国官方合作伙伴。图1 六大
1、IIC通信理论知识I2C通讯协议(Inter－IntegratedCircuit)是由Philips公司开发的一种简单、双向二线制同步串行总线，只需要两根线即可在连接于总线上的器件之间传送信息。I2C通讯协议和通信接口在很多工程中有广泛的应用，如数据采集领域的串行AD，图像处理领域的摄像头配置，工业控制领域的X射线管配置等等。除此之外，由于I2C协议占用引脚特别少，硬件实现简单，可扩展型强，现在被广泛地使用在系统内多个集成电路(IC)间的通讯。IIC物理层框图如下图所示。(1)它是一个支持多设备的总线。“总线”指多个设备共用的信号线。在一个I2C通讯总线中，可连接多个I2C通讯设备，支持多
一、什么是PN码？PN码有什么用处？1、什么是PN码PN码的英文名字叫Pseudo-NoiseCode，（pseudo：adj.伪;假的）,直译过来就是伪噪声码，这里噪声主要是想表达随机的意思。其中最重要的一种PN序列叫m序列（全称叫最长线性反馈移位寄存器序列），说它重要主要是研究得早，理论成熟，用得多。其本质上就是一串周期性的随机数，周期是由移位寄存器的位数决定的，序列是由生成多项式（有的地方叫本原多项式、反馈系数）决定的。这意味着，对于掌握了长度和生成多项式的人来说，这段序列就是确知的，对于不知道长度和生成多项式的人来说，就是随机的，不可捉摸的（或者说解密代价极大的）。2、PN码有什么用处
SPI读写控制模块设计一、功能分析二、模块划分三、状态机设计1.flash_write模块2.flash_read模块四、信号说明五、代码实现六、仿真测试写在前面：FPGA实现通过SPI协议读写FLASH系列相关文章：SPI通信协议【FPGA】FPGA实现SPI协议读写FLASH（一）-----M25P16操作概述【FPGA】FPGA实现SPI协议读写FLASH（二）-----SPI接口驱动模块设计上篇文章介绍了SPI接口驱动模块的实现，本文将对SPI读写控制模块设计进行详细介绍；本项目中所使用的开发板型号：CycloneIVE(EP4CE6F17C8)，FLASH型号：M25P16。一、功能
#16路彩灯控制器FPGA-Verilog#1、Verilog代码编写1.1输入输出信号确定题目要求多路彩灯控制器通过对应的开关按钮，能够控制多个彩灯的输出状态，组合多种变幻的灯光效果。彩灯控制器的功能描述为：设计一个多路彩灯控制器，能够使花型循环变化，具有复位清零功能，并可以选择花型变化节奏。具体要求如下：彩灯控制器由16路发光二极管构成，当控制开关打开时，能够自动在6种不同的花型之间循环变化。控制器具有复位清零功能，当复位信号有效时，不管花型状态如何，都会立即清零，恢复到初始状态。设置节拍控制开关，控制多路彩灯的花型以快慢两种节奏变化。通过功能描述可以知道，该系统需要有4个输入–时钟信号c
文章目录前言一、DDSIP核概述二、DDSIP核配置三、调用DDSIP核总结前言 在我前面的工程中，都是一些比较通用的设计工程，没有用到哪一家的IP核，所以代码具有很好的移植性；今天我就来讲一下基于Xilinx厂家的芯片做一期DDS的设计与验证，这里我所采用的EDA工具是Vivado2018.3，里面集成了DDS的IP核，我们直接进行调用即可。 Xilinx公司是FPGA的主要生产商，即使在现在的FPGA领域它都有着很大的话语权，目前市面上的FPGA芯片主要有Xilinx和Altera两家，其中Xilinx占据主导地位，其产品在各个方面的应用更是炉火纯青。我们都知道FPGA的优点是基于
FPGA引脚功能说明与分析FPGA有很多个引脚，大多数为用户的IO口，有少量的IO作为特殊功能使用，下面以EP4CE10E22C8N芯片为例。VCCINT：供电引脚。内核电压1.2V/5%，负责给内部逻辑阵列电源引脚供电VCCIO：IO口供电电压，共有8个块，每个块的供电电压可以不一样，支持所有IO口输入输出标准GND：供电负极。器件所有的GND引脚应该连接到板子地GNDA：PLL锁相环的地，需要与GND相连。VREFB：参考电压引脚供电。给每个块输入参考电压，如果某个块使用输入参考电压，这个块对应的参考电压需要接到电源上。如果不用，则直接接地。VCCA：PLL锁相环电源正极。给锁相环模拟供电
引言：本文我们介绍Xilinx7系列FPGADDR3硬件设计规则及约束，包括Bank选择、管脚位置约束、管脚分配、端接、I/O标准和走线长度。01.设计规则存储器类型、存储器数量和数据宽度受限于所选FPGA器件家族、FPGA速度等级和设计频率，频率范围取决于器件电气特性。02.Bank和管脚选择图1、DDR3数据组连接（DCI级联从Bank）图2、DDR3地址组连接（DCI级联主Bank）图3、DDR3地址/控制组连接（DCI级联从Bank）MIG工具根据物理层规则为内存接口生成管脚分配。Xilinx7系列FPGA是为非常高性能的内存接口而设计的，使用DDR3SDRAM物理层必须遵循某些规则。
