1.概述 随着处理器技术的不断发展，CPU(CentralProcessingUnit)的发展逐渐出现三种分支，分别是MCU(MicroController Unit，微控制器单元)和MPU（MicroProcessorUnit，微处理器单元）和DSP(DigitalSignalProcessing/Processor)数字信号处理器。 MCU在应用中比较常见的就是ST的芯片，比如STM32，就是通常所说的单片机（注意：MCU与单片机还是有细微的差异，不可等同）。而MPU可以认为是MCU的升级版，它的处理性能会比MCU更强，典型如ARM公司Cortex-A系列的片子
汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、IP核配置二、接口介绍三、补充说明一、IP核配置 在有了本系列（一）（二）的基础之后，我们开始进入实操。插句题外话，FPGA只是工具，会用就行了，更多的知识在FPGA之外；什么叫会用，直接用IP来搬砖轻轻松松。 Xilinx为我们提供了一个叫做“Tri-ModeEthernetMAC”的IP核，三种模式的以太网介质访问控制层器，支持全双工半双工的千兆、百兆、十兆和2.5G的传输速率，支持MII、GMII、RGMII、SGMII和TBI接口。文档为《PG05
汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、IP核配置二、接口介绍三、补充说明一、IP核配置 在有了本系列（一）（二）的基础之后，我们开始进入实操。插句题外话，FPGA只是工具，会用就行了，更多的知识在FPGA之外；什么叫会用，直接用IP来搬砖轻轻松松。 Xilinx为我们提供了一个叫做“Tri-ModeEthernetMAC”的IP核，三种模式的以太网介质访问控制层器，支持全双工半双工的千兆、百兆、十兆和2.5G的传输速率，支持MII、GMII、RGMII、SGMII和TBI接口。文档为《PG05
在MAC与PHY之间，有一个配置接口，即MDIO（也称SMI，SerialManagementInterface），可以配置PHY的工作模式、获取PHY芯片的工作状态等。本文以PHY芯片B50610为例，实现MDIO接口，以实现对传输速度、接口类型的自协商。 MDIO包含2根信号线：MDC，由MAC侧提供给PHY的时钟信号，最大12.5MHz；MDIO，inout，数据线 MDIO的通信协议如下MDIO的帧构成如下：Preamble，32位前导码，MAC端发送32位逻辑1，以同步PHY芯片StartofFrame，帧开始信号，2’b01OperationCode，操作码，2‘b01表示
写在前面 在自己准备写一些简单的verilog教程之前，参考了许多资料----asic-world网站的这套verilog教程即是其一。这套教程写得极好，奈何没有中文，在下只好斗胆翻译过来（加了自己的理解）分享给大家。 这是网站原文：http://asic-world.com/verilog/veritut.html 这是系列导航：Verilog教程系列文章导航简介 作为Verilog初学者，您可能想尝试一些例子和新的东西。我列出了可用于实现此目的的工具流程。这个流程我亲自尝试过，它对我来说效果很好。在这里，我只采用了工具流程的前端设计部分和部分
写在前面 在自己准备写一些简单的verilog教程之前，参考了许多资料----asic-world网站的这套verilog教程即是其一。这套教程写得极好，奈何没有中文，在下只好斗胆翻译过来（加了自己的理解）分享给大家。 这是网站原文：http://asic-world.com/verilog/veritut.html 这是系列导航：Verilog教程系列文章导航简介 作为Verilog初学者，您可能想尝试一些例子和新的东西。我列出了可用于实现此目的的工具流程。这个流程我亲自尝试过，它对我来说效果很好。在这里，我只采用了工具流程的前端设计部分和部分
目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案图像产生、发送、缓存数据处理XDMA简介XDMA中断模式图像读取、输出、显示QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽，是目前各行业高速接口的优先选择方向，具有很高的实用价值和学习价值；本设计提供一种基于XDMA中断模式的PCIE上位机与
文章目录一、QuartusII软件的安装二、USB-BLaster驱动安装一、QuartusII软件的安装当然，这种东西我要是再写一遍就很无聊了，这里给出方法和连接视频：QuartusII软件的安装文章：【正点原子FPGA连载】第四章QuartusII软件的安装和使用-摘自【正点原子】新起点之FPGA开发指南_V2.1资源：FPGA新起点V1开发板在工具盘里面破戒：链接最后当然是成功啦二、USB-BLaster驱动安装首先插入后看到这个右击选择更新程序软件，再选择如下进入到D:\quartus13.1\quartus\drivers\usb-blaster不用选择x32和x64，就这样就行，然
AG32VF407是内带2KFPGA逻辑单元的MCU芯片。虽然目前不考虑这款FPGA芯片，因为是开发笔记，就记录一下我的学习使用过程。使用这个IDE就是想了解一下这块MCU到底如何使用的。安装IDE说明http://www.tcx-micro.com/doc_25499579.html提供了AGMMCU的开发软件下载。需要安装python3.8版本以上（因为AGMboard的脚本使用3.8支持的语法，platformio自带的是3.7.7，会编译出错）。IDE是基于VS-code的platformio。开发软件就是把package和platform加入到platformio环境中。platfo
环境：Vivado17.4一、创建工程文件夹pcie_ddr4根据个人所需选择器件库，创建好空的工程文件夹。 二、创建IP工程１、新建design 2、添加IP模块添加第一个IP：utilitybuffer双击模块进入配置，选择差分时钟；第二个IP，直接搜索DMA，双击添加；添加之后同样双击模块，进入配置： 配置完成。 第三个IP：AXIInterconnect,双击模块进入配置，将主从接口都设置为1。 第四个IP：同样添加DDR4，这里默认设置就好。 接下来进行连线： 自动连线完成后，按F6进行检查。没有错误之后进行下一步。 三、模块设计完成生成可编译的HDL。 CreateHDLWrapp
