草庐IT

Xilinx-FPGA

全部标签

从底层结构开始学习FPGA(12)----FIFO IP核及其关键参数介绍

文章目录系列目录与传送门1、FIFO简介2、XilinxFIFOIP核2.1、接口2.2、实现方式2.3、FIFOIP核性能2.4、写操作2.5、读操作2.6、可编程信号2.6.1、可编程满信号ProgrammableFull 2.6.2、可编程空信号ProgrammableEmpty2.7、数据计数2.8、非对称读写位宽2.9、复位2.10、实际深度3、总结与参考系列目录与传送门    《从底层结构开始学习FPGA》目录与传送门        此文仅仅对xilinxFIFOIP的参数做了详细解读,关于IP核的定制与使用方法请移步:从底层结构开始学习FPGA----FIFOIP的定制与测试1、

从底层结构开始学习FPGA(12)----FIFO IP核及其关键参数介绍

文章目录系列目录与传送门1、FIFO简介2、XilinxFIFOIP核2.1、接口2.2、实现方式2.3、FIFOIP核性能2.4、写操作2.5、读操作2.6、可编程信号2.6.1、可编程满信号ProgrammableFull 2.6.2、可编程空信号ProgrammableEmpty2.7、数据计数2.8、非对称读写位宽2.9、复位2.10、实际深度3、总结与参考系列目录与传送门    《从底层结构开始学习FPGA》目录与传送门        此文仅仅对xilinxFIFOIP的参数做了详细解读,关于IP核的定制与使用方法请移步:从底层结构开始学习FPGA----FIFOIP的定制与测试1、

(一)FPGA之串口通信(UART)

(一)FPGA之串口通信(UART)回到梦开始的地方,如今回过头来看串口协议,确实清晰了很多,但是奈何好记性不如烂笔头,我还是要重新记录一下学习的知识点,方便查找和学习。波特率(BandRate):串口协议中很重要的一点就是波特率,波特率的概念是每秒钟传送码元的个数,就是一秒钟传输了几个二进制的个数,他的单位是Bit/s和bps两种。常见的串口速度有115200bps9600bps等等,串口(RS232)的最大传输速率是115200bps,表示一秒钟传输了115200个二进制。波特率和字节的关系1GB=1024MB1MB=1024KB1KB=1024B(字节)我们需要串口接收的数据数每秒512

(一)FPGA之串口通信(UART)

(一)FPGA之串口通信(UART)回到梦开始的地方,如今回过头来看串口协议,确实清晰了很多,但是奈何好记性不如烂笔头,我还是要重新记录一下学习的知识点,方便查找和学习。波特率(BandRate):串口协议中很重要的一点就是波特率,波特率的概念是每秒钟传送码元的个数,就是一秒钟传输了几个二进制的个数,他的单位是Bit/s和bps两种。常见的串口速度有115200bps9600bps等等,串口(RS232)的最大传输速率是115200bps,表示一秒钟传输了115200个二进制。波特率和字节的关系1GB=1024MB1MB=1024KB1KB=1024B(字节)我们需要串口接收的数据数每秒512

【FPGA】FPGA基于spi的flash读写

文章目录一、SPI二、看spi--flash手册找关键1.描述2.flash接口信号3.SPI模式选择4.高字节MSB5.指令6.写使能时序7.读ID时序8.读寄存器时序(我没用到)9.读数据时序10.页编程11.扇区擦除12.重要的时间三、状态机设计1.spi接口状态机2.flash读状态机3.flash写状态机四、代码部分1.==spi_interface.v==2.==spi_read_ctrl.v==3.==spi_write_ctrl.v==4.==spi_control.v==5.==top.v==6.其他模块五、仿真验证六、上板验证七、总结一、SPISPI的通信原理很简单,它以主

【FPGA】FPGA基于spi的flash读写

文章目录一、SPI二、看spi--flash手册找关键1.描述2.flash接口信号3.SPI模式选择4.高字节MSB5.指令6.写使能时序7.读ID时序8.读寄存器时序(我没用到)9.读数据时序10.页编程11.扇区擦除12.重要的时间三、状态机设计1.spi接口状态机2.flash读状态机3.flash写状态机四、代码部分1.==spi_interface.v==2.==spi_read_ctrl.v==3.==spi_write_ctrl.v==4.==spi_control.v==5.==top.v==6.其他模块五、仿真验证六、上板验证七、总结一、SPISPI的通信原理很简单,它以主

AGM(遨格芯微)FPGA:AG10KL144 及 AG10KL144H转换注意事项

AG10KL144H为AG10KL144升级型号,封装管脚兼容,性能更优,增加部分功能特性。芯片丝印:根据不同批次,有2种,均为正确标识。1.型号标识为AG10KL144H2.日期编码(DATECODE)后加H,型号标识仍为AG10KL144原AG10KL144设计替换为144H,需要注意以下事项。1.Supra原工程需要重新编译,Device选择AG10KL144H,其它设置可以不变。2.AG10KL144PLL的复位控制可以省去,如已加入也可正常使用。(参考上节1.)3.AS口烧写FLASH用XXX_master_as.prg文件,SPI端口不需串接电阻。(参考上节5.)4.PS烧写可以支

FPGA-自动售货机verilog

1.项目需求该项目来自野火的状态机拓展提高训练2.需求分析读完这道题,我认为在该项目中我们需要三个模块。分别是,按键消抖模块,可乐状态机模块,LED控制模块。按键消抖模块:根据按键的输入,在完成消抖判断后输出值。可乐状态机:根据按键消抖模块的输出,得到每一个状态,将状态作为模块的输出给LED模块LED模块:根据状态机的状态做出对应的操作即可模块框图如下3.代码编写3.1按键消抖模块思路:当判断到按键按下,例如低电平触发后,开启一个计数器,计时20ms(可调整)在20ms区间或超过20ms的区间里,如果持续为低电平,那么我们认为按键真的触发了,而不是因为电平抖动。拉高一个变量作为按键的输出即可。

Xilinx FPGA----ISE软件使用

项目需求更换了XC6SLX9-3TQG144C,Spartan6系列FPGA,需要使用ISE开发环境,我使用的是ISE14.7版本。一、新建工程 点击Finish新建工程完成。二、给工程添加文件 新建文件后,添加点亮LED灯代码如下:moduleflow_led(inputsys_clk,//系统时钟 //inputsys_rst_n,//系统复位,低电平有效outputregled//4个LED灯);//regdefinereg[23:0]counter;//计数器对系统时钟计数,计时0.2秒always@(posedgesys_clk)begin//if(!sys_rst_n)//cou

RK3588+AI+FPGA图像处理硬件算法加速解决方案

RK3588是瑞芯微新一代旗舰级高端处理器,具有高算力、低功耗、超强多媒体、丰富数据接口等特点。搭载四核A76+四核A55的八核CPU和ARMG610MP4GPU,内置6.0TOPs算力的NPU。有五大技术优势1. 内置多种功能强大的嵌入式硬件引擎,支持8K@60fps 的 H.265 和 VP9 解码器、8K@30fps 的 H.264 解码器和 4K@60fps 的 AV1 解码器;支持 8K30fps 的 H.264 和H.265 编码器,高质量的 JPEG 编码器/解码器,专门的图像预处理器和后处理器。2. 内置 3DGPU,兼容 OpenGLES1.1/2.0/3.2、OpenCL2