录一、VGA概述1.1简述1.2管脚定义1.3行、场时序及分辨率二、VGA显示文字2.1点阵汉字生成2.2工程建立2.3引入ip核-实现特定时钟频率+不同分辨率显示2.3代码实现2.4上板验证三、VGA显示彩条3.1代码实现3.2上板验证四、VGA显示图片4.124位位图4.2引入ROMip核4.3代码实现4.4上板验证tb文件小小的总结参考文献一、VGA概述1.1简述**VGA（VideoGraphicsArray）**视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用
我的Modelsim-Altera是在安装Quartus13.0时下载的，里面会有选项，安装初学者版本就可以，在Quartus18.0里也可以使用。一、设置Quartus和Modelsim的关联路径这样就完成了关联设置，再次进行仿真就不会出现上篇文章出现的报错了。 sel为1的时候，out与a一致；sel为0的时候，out与b一致。 这只是简单的波形仿真，下面来学习更加强大的Modelsim仿真。 二、用Verilog编写测试脚本testbench1.File——New2.保存在testbench文件夹，命名时在被测模块名后面加tb 3.编写代码4.编译通过三、调用testbench、RTL
SelectIO简介FPGA的SelectIO就是I/O接口以及I/O逻辑的总称。XilinxSelectIO支持电平标准多，除MIPIC-PHY电平（三电平标准）外，IO能直接对接3.3V以及3.3V以下基本所有电平标准，初步统计支持72种不同电平标准。同时在使用是经常需要根据具体的应用设计进行配置电平标准以及IO配置，本文节选翻译整理自UG471的第一章，对7系列的FPGA的SelectIO资源进行简要介绍以及数控阻抗(DCI)技术的介绍。7系列FPGAI/OBank支持的功能所有7系列FPGA都有可配置的SelectIO驱动器和接收器，支持多种标准接口。强大的功能集包括可编程控制输出强度
有条件的可以买一块xilinxzc702官方开发板，能够从中受益匪浅。GPIO外围设备提供软件可控的54个IO的MIO模块。也可以提供PL端64个IO的输入和128个输出的EMIO。GPIO作为通用输入输出口，在这里定义为一种外设功能，使用软件自由控制和读取的IO。GPIO外设的实际IO口引脚可以对应到物理引脚是分为两大类，MIO和EMIO。MIO是属于PS端的专用IO。EMIO是PL端的外设，PS端可以使用EMIO，理论上是像一条导线一样连接到PL的EMIO。MIO本质是BANK0，BANK1的多路复用器。MIO有54个，也就说可以吧连接到MIO的外设进行多路复用到BANK0，BANK1的物
1概述 GigEVision是一个比较复杂的协议，要在FPGA中完全实现具有较大的难度。如果FPGA作为接收端希望实现GigEVision相机的配置和图像采集功能，则只需要实现其中小部分功能即可。本文对原有GigEVision协议的结构进行了裁剪，仅保留设备搜索、寄存器配置和图像采集三个主要功能。并在FPGA中成功实现了对BaslerGIGE相机的配置和图像实时采集。2GigEVision协议 GigEVision协议包含GVCP（GigEVisionControlProtocol）和GVSP（GigEVisionStreamingProtocol）两部分。其中，GVCP负责对相机
🎉欢迎来到FPGA专栏~产生非等占空比信号☆*o(≧▽≦)o*☆嗨~我是小夏与酒🍹✨博客主页：小夏与酒的博客🎈该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正🙏📜欢迎大家关注！❤️🎉产生非等占空比信号一、效果演示🥝等占空比信号🥝非等占空比信号二、等占空比信号的产生三、非等占空比信号的产生四、小项目🔸项目一🔸项目二一、效果演示🥝等占空比信号🥝非等占空比信号二、等占空比信号的产生我们通过LED的亮灭来展现等占空比信号：LED循环亮灭，亮1秒，灭1秒。50MHz的晶振，要实现1秒的定时，需要计数49_999_999次，RTL视图展示如下：VerilogHDL代
日常·唠嗑 同上一篇文章术语：Xilinx及AlteraFPGA配置名词区分，本篇文章也是短文，简述AlteraFPGA芯片的管脚，供FPGA同行快速查阅信息。如果需要细入研究，可以网上检索看看，文章很多，写的也很详细。也可以参考官方配置文档（其实网上很多文章都是翻译官方文档，要想深入研究建议多看官方文档）1、配置管脚Pin简述MSEL[2:0]用于选择配置模式，比如AS、PS等DATA0FPGA串行数据输入，连接到配置器件的串行数据输出管脚DCLKFPGA串行时钟输出，为配置器件提供串行时钟nCSO（I/O）FPGA片选信号输出，连接到配置器件的nCS管脚ASDO（I/O）FPGA串行
基于CORDIC算法FPGA的实现CORDIC算法原理利用简单的移位就实现，主要用于三角函数、双曲线、指数、对数的计算，在以二进制操作为基础的FPGA硬件中就显得尤为重要。虽然现在的fpga有了集成IP核，但是对于其基本原理还是需要关注的。基于个人理解，本文主要对该算法进行简单推导，同时利用matlab进行仿真，并在fpga中实现。1、CORDIC算法的推导CORDIC（CoordinateRotationDigitalComputer）算法即坐标旋转数字计算方法。在网上已经有了很多推导算法，不过在这里还是给大家挑选一种重新推导下。先附上示意图如下1.1圆坐标系旋转公式推导该坐标旋转在一个半径
作品基于intelCycloneIVEEP4CE10F17C8FPGA板卡，主要开发环境为QuartusⅡ，编程并实现了多功能温湿度电子钟。本作品在实现显示实时时间的基础上，设计并完成了设置闹钟、改变闹钟铃声、显示实时温度和实时湿度、基于以太网通信协议的实时视频传输等功能。在未设置闹钟时，作品可显示实时时间（具体包括年月日时分秒），以及作品所在环境的实时温湿度；在设置闹钟后，当时钟时间达到设置的闹钟时间时，蜂鸣器便会以预设的音乐曲谱振动发声，即闹钟响铃；当作品所在环境的温度急剧上升，将摄像头采集的实时图像通过以太网实时传输给用户，用户可远程观察是否发生火灾，帮助用户避免因火灾带来的生命财产损失
针对设计过程中的问题，如有疑问，欢迎留言评论！点我返回目录不同的FPGA种类，配置的方式可能有稍许的差别。此处我们主要以7系列中XC7A200TFBG676为例，讲解FPGA的主要配置引脚。1简介工具制程工艺的不同，FPGA主要可以分为16nm、20nm、28nm。不停的制程工艺下，有不同的产品，详细将下：2BANK介绍在FPGA的设计过程中，将FPGA的IO口划分为不同的BANK,常见的BANK有HPBANK、HRBANK、HDBANK。BANKHRBANKAHPBANKHDBANK全称HighRangeHighPerformanceHighDesity电压范围1.2~3.3V1.0~1.8
