2022.05.07:每次调试的时候，都需要重新ProgramFPGA，如下图所示。 如果你把这两个√取消掉的话，再次Debug的时候，它只会加载.elf程序，不会重新ProgramFPGA,这的确能节省一些加载Debug的时间，但这么做的话PL端的有些IP核没有复位，你再次执行程序的时候就可能会出错。比如我用DMA读写FFT9.1IP核的时候就会出错。它会永远接收不到DMA发送/接收中断的信号。 这个时候就需要重新手动ProgramFPGA之后再次Relaunch你的工程 可我这个人偏偏不喜欢等，况且我需要频繁地Debug我的代码。一天我能Debug上百次。于是乎，我寻求有没有这么一种解决办
蜂鸟E203移植zynq7020RISC-V到底是什么？首次接触RISC-V移植前准备开始移植最终移植结果处理遇到的问题RISC-V到底是什么？这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同层次的概念，要区分开。指令集（ISA）是规范标准，往往用一本书或几张纸来记录描述，而处理器实现是基于指令集规范完成的源代码。RISC-V是一个指令集规范。说白了RISC-V就是一套用来实现上层命令的最基础指令。首次接触RISC-V马上开始的FPGA创新创业大赛我们队伍选择了基于RISC-V的CPU设计题目，于是我准备先用开源的E203完全的
ZYNQ7020（黑金）纯verilog驱动4.3寸RGB接口TFT液晶屏（AN430）显示彩条简介像素（Pixel）：像素是指由图像的小方格组成的，这些小方快都有一个明确的位置和被分配的色彩数值，小方格颜色和位置就决定该图像所呈现出来的样子。分辨率（Resolution）：是屏幕图像的精密度，是指显示器所能显示的像素有多少。像素格式（PixelFormat）：将RGB三种颜色进行量化，每种颜色用8Bit表示，RGB共需要24位，即RGB888格式。LCD屏幕的接口有RGB、MCU、LVDS、MIPI等。时序对于显示屏来说，是在不断的进行像素刷新的，从左往右一行一行的刷新，一行刷新完后接着刷新
ZYNQ7000Vivado开发ZYNQ7000Vivado详细教学步骤ZYNQ7000Vivado开发1.建立工程项目2.创建BlockDesign3.配置IOBANK4.配置DDR和CLOCK5.配置PS外设6.测试PS外设7.增加PL外设1.建立工程项目Xilinx提供了一系列开发工具，其中包括Vivado平台工具，它是XilinxFPGA的最新开发平台，Zynq7000系列产品采用该平台进行开发。Zynq系列处理器(PS)有一系列外设需要配置，此外PL可以定制需要的IP核。PS可以在不配置PL端的情况下使用，然而，若想要使用PL端扩展外设，则需要对PL端进行配置和编程。下面，将以Zyn
ZYNQ7000Vivado开发ZYNQ7000Vivado详细教学步骤ZYNQ7000Vivado开发1.建立工程项目2.创建BlockDesign3.配置IOBANK4.配置DDR和CLOCK5.配置PS外设6.测试PS外设7.增加PL外设1.建立工程项目Xilinx提供了一系列开发工具，其中包括Vivado平台工具，它是XilinxFPGA的最新开发平台，Zynq7000系列产品采用该平台进行开发。Zynq系列处理器(PS)有一系列外设需要配置，此外PL可以定制需要的IP核。PS可以在不配置PL端的情况下使用，然而，若想要使用PL端扩展外设，则需要对PL端进行配置和编程。下面，将以Zyn
【拒绝任何杠精，这只是我自己的小白学习操作过程记录】用到的参考https://blog.csdn.net/weixin_45526456/article/details/108049186ZYNQ开发板资料固化逻辑ZYNQ固化必须用到PS块。所以纯PL工程中需要新建一个block块，加入并配置PS。配置完成后系统会新生成一个.v文件，再将自己原本要固化的代码例化进去编译生成新的bit文件。启动一个PL编程从来用不到的辅助小程序SDK（vivado自带，启动即可），在SDK里生成固化代码及下载固化。选用的固化启动方式为QSPI启动。添加PS新建BLOCK自定义名称添加IP按+搜索选择zynqsy
文章目录前言一、创建ROM初始化文件二、添加ROMIP核三、编写测试程序四、添加ILA五、分配管脚六、Simulator仿真七、硬件调试总结前言FPGA本身是SRAM架构的，断电之后程序就会消失，那么如何利用FPGA实现一个ROM呢，我们可以利用FPGA内部的RAM资源实现ROM，但这不是真正意义上的ROM，而是每次上电都会把初始化的值先写入RAM。Vivado软件中提供了ROM的IP核,我们只需通过IP核例化一个ROM，根据ROM的读时序来读取ROM中存储的数据。本实验将介绍如何使用FPGA内部的ROM以及程序对该ROM的数据读操作。该实验与ZYNQ之FPGA片内RAM读写测试实验操作类似，
我们刚开始使用ZYNQ时，习惯使用JTAG在线将ZYNQ的PS和PL部分的配置文件烧录进ZYNQ，这样方便我们进行调试，但是却带来了掉电配置文件丢失的问题，因此，在我们学习ZYNQ的路上，必须要学会如何把配置文件保存进非易失的存储器件当中去。配置文件有哪些？ ZYNQ的配置信息包括了PS端程序以及PL端配置信息，其体现在文件上分别为：PL端的Bit文件PS端的ELF文件 当然，仅仅有这两个文件还不够，我们还需要一段代码帮助这两个文件配置，这也就是"FSBL.elf"文件。 ZYNQ的启动顺序 对于ZYNQSoc来说，PS端是作为主器件，率先上电，并且承当对P
我们刚开始使用ZYNQ时，习惯使用JTAG在线将ZYNQ的PS和PL部分的配置文件烧录进ZYNQ，这样方便我们进行调试，但是却带来了掉电配置文件丢失的问题，因此，在我们学习ZYNQ的路上，必须要学会如何把配置文件保存进非易失的存储器件当中去。配置文件有哪些？ ZYNQ的配置信息包括了PS端程序以及PL端配置信息，其体现在文件上分别为：PL端的Bit文件PS端的ELF文件 当然，仅仅有这两个文件还不够，我们还需要一段代码帮助这两个文件配置，这也就是"FSBL.elf"文件。 ZYNQ的启动顺序 对于ZYNQSoc来说，PS端是作为主器件，率先上电，并且承当对P
SPI协议简介SPI是串行外设接口（SerialPeripheralInterface）的缩写，是美国摩托罗拉公司（Motorola）最先推出的一种同步串行传输规范，是一种高速、全双工、同步通信总线，可以在同一时间发送和接收数据，SPI没有定义速度限制，通常能达到甚至超过10M/bps。SPI有主、从两种模式，通常由一个主模块和一个或多个从模块组成（SPI不支持多主机），主模块选择一个从模块进行同步通信，从而完成数据的交换。提供时钟的为主设备（Master），接收时钟的设备为从设备（Slave），SPI接口的读写操作，都是由主设备发起，当存在多个从设备时，通过各自的片选信号进行管理。SPI接口
