Zynq开发平台工具ZYNQSDK开发使用Zynq开发平台工具导入硬件平台配置BSP包创建和配置创建应用程序下载固件和调试应用程序创建FSBL工程建立内存测试工程启动模式spiflash及sd卡的测试参考文档：zynq_sw\Lab_instructions\Lab01-ExploreZynqHardwarePlatform2013_3_02.pdf该例程主要是在Vivado软件上导入之前官方配置的Zynq7020的芯片级配置，具体的工程名称为:avnet-digilent-zedboard-2017.2。硬件设计师将该配置文件导出给软件设计人员使用。主要有如下文件。如果硬件开发团队提供一个Z

一、均值和中值滤波基本原理首先要做的是最简单的均值滤波算法。均值滤波是典型的线性滤波算法，它是指在图像上对目标像素给一个模板，该模板包括了其周围的临近像素（以目标象素为中心的周围8个像素，构成一个滤波模板，即去掉目标像素本身），再用模板中的全体像素的平均值来代替原来像素值。中值滤波算法可以形象的用上述表格来描述，即对于每个33的阵列而言，中间像素的值，等于边缘8个像素的平均值。无论是直接获取的灰度图像，还是由彩色图像转换得到的灰度图像，里面都有噪声的存在，噪声对图像质量有很大的影响。进行中值滤波不仅可以去除孤点噪声，而且可以保持图像的边缘特性，不会使图像产生显著的模糊，比较适合于实验中的人脸图

一，vivado到vitis流程ZYNQMPSoC芯片的特点是，需要fsbl来引导uboot。fsbl全称为FirstStageBootLoader，是用户可以接触到的最早的启动部分。我们使用vitis跑裸机代码的时候，fsbl也发挥作用了，在程序运行前会打印fsbl的信息，引导裸机和引导系统都需要fsbl文件。vitis会生成pmufw.elf和system_wrapper.bit这两个文件。pmufw.elf顾名思义就是pmu的管理程序，它负责了板级的电源管理。system_wrapper.bit文件则是PL端的配置文件，通过这个文件我们可以在linux启动时将vivado工程给一并配置至

1SoftMax层设计1.1softmaxSoftMax函数的作用是输入归一化，计算各种类的概率，即计算0-9数字的概率，SoftMax层的原理图如图所示，输入和输出均为32位宽的10个分类，即32x10=320本项目softmax实现逻辑为：指数计算(通过exponent实现)计算指数和(通过floatAdd实现)求指数和倒数(通过floatReciprocal实现)计算每个元素的softmax值(通过floatMult实现)1.2exponent每个输入分别输入到各自的exponent模块，计算指数，该模块的输入和输出位宽均为32位，输入1个数，计算输出1个指数exponent模块展开原理

1SoftMax层设计1.1softmaxSoftMax函数的作用是输入归一化，计算各种类的概率，即计算0-9数字的概率，SoftMax层的原理图如图所示，输入和输出均为32位宽的10个分类，即32x10=320本项目softmax实现逻辑为：指数计算(通过exponent实现)计算指数和(通过floatAdd实现)求指数和倒数(通过floatReciprocal实现)计算每个元素的softmax值(通过floatMult实现)1.2exponent每个输入分别输入到各自的exponent模块，计算指数，该模块的输入和输出位宽均为32位，输入1个数，计算输出1个指数exponent模块展开原理

ZYNQ从架构上可以划分为两大模块，一个是PS（处理器系统），另一个是PL（可编程逻辑）PS由APU、内存接口、IO外设、互连线4大模块组成。1、APU（ApplicationProcessorUnit)应用处理单元即PS【可编程逻辑里面最最核心的东西】，它由两个双核心的Cortex-ARMA9、一些缓存和存储组成。APU里面有几个比较重要的部分：一个是ACP，全名AcceleratorCoherencyPort，加速器一致端口，作用是允许从PL到CPU存储空间的一致性访问，另外一个是DMA，全名直接存储访问，它支持多种传输模式：内存到内存，内存到外设，外设到内存，有8个通道下一个是中断控制器

目录1、前言2、我已有的PCIE方案3、基于zynq架构的PCIE4、总体设计思路和方案5、vivado工程详解6、SDK工程详解7、驱动安装8、QT上位机软件9、上板调试验证9、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽，是目前各行业高速接口的优先选择方向，具有很高的实用价值和学习价值；本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通

有条件的可以买一块xilinxzc702官方开发板，能够从中受益匪浅。GPIO外围设备提供软件可控的54个IO的MIO模块。也可以提供PL端64个IO的输入和128个输出的EMIO。GPIO作为通用输入输出口，在这里定义为一种外设功能，使用软件自由控制和读取的IO。GPIO外设的实际IO口引脚可以对应到物理引脚是分为两大类，MIO和EMIO。MIO是属于PS端的专用IO。EMIO是PL端的外设，PS端可以使用EMIO，理论上是像一条导线一样连接到PL的EMIO。MIO本质是BANK0，BANK1的多路复用器。MIO有54个，也就说可以吧连接到MIO的外设进行多路复用到BANK0，BANK1的物

一、帧差法运动目标跟踪概述1.1基本原理帧差法顾名思义就是对输入的前后两帧图像做差值，然后检测出两帧图像不同的地方，并且可以实时跟踪运动的目标轮廓。本设计是基于ZYNQ7010和VIVADO2018.3实现的帧差法运动目标检测，针对运动目标检测算法在传统PC端上实时性较差的问题，设计了一种基于ZYNQ硬件加速的运动目标实时检测系统。将摄像头采集的彩色视频流转换为灰度视频流并进行图像处理来实现运动目标检测，并将检测后的结果与原彩色视频流叠加来显示实时检测结果。1.2效果展示本设计使用到的硬件有ZYNQ7010、768P显示屏、OV5640摄像头这些硬件，在原有的摄像头显示例子上搭建完成，关于显示

1打开Vivado工程Vivado工程文件如图：打开Vivado软件，打开工程，如图：自动升级到当前版本，如图：暂时选择现有开发板的型号，如图：出现一条警告性信息，暂时先不管，点击OK：可以看到完整的工程文件包含如下图：2卷积层设计自顶而下分析卷积层的设计过程2.1MultiFilterLayer图为该项目的一个卷积层，其中包含了多个卷积核(Filter)，模块的输入为图像矩阵和卷积核设置参数，输出为卷积提取的特征矩阵图片来自附带的技术文档《HardwareDocumentation》卷积层的原理图如图所示，其中filters的位宽为2400，image的位宽是16384，该层卷积的输出位宽是