1打开Vivado工程Vivado工程文件如图：打开Vivado软件，打开工程，如图：自动升级到当前版本，如图：暂时选择现有开发板的型号，如图：出现一条警告性信息，暂时先不管，点击OK：可以看到完整的工程文件包含如下图：2卷积层设计自顶而下分析卷积层的设计过程2.1MultiFilterLayer图为该项目的一个卷积层，其中包含了多个卷积核(Filter)，模块的输入为图像矩阵和卷积核设置参数，输出为卷积提取的特征矩阵图片来自附带的技术文档《HardwareDocumentation》卷积层的原理图如图所示，其中filters的位宽为2400，image的位宽是16384，该层卷积的输出位宽是

写在前面本文主要针对使用GD（兆易创新）系列的FLASH做启动配置片时，遇到的相关问题进行简单整理复盘，避免后人踩坑。本人操作固化芯片型号为：ZYNQ7045、690T（复旦微替代型号V7690T）。7系列FPGA固化由于GDSPIFlash器件和进口器件的厂家ID不一致，而Vivado软件又不支持跳过ID检查，导致使用GDFlash做FPGA配置片时，无法通过Vivado软件直接烧录。常见方法有两个，一个是通过TCL脚本加自定义桥接位流的方式，另外一个是通过ISE的IMPACT调过核查ID的操作。通过TCL脚本加自定义桥接位流的方式，在Vivado平台上实现对FLASH配置片的直接烧录。该方

ZYNQ硬件调试-------day21.ILA（IntegratedLogicAnalyzer）监控逻辑内部信号和端口信号;可以理解为输出。可单独使用2.VIO（VirtualInput/Output）实时监控和驱动逻辑内部信号和端口信号，可以理解为触发输入。不可单独使用3.添加ILA核的几种方法调用ILa进行仿真步骤：双击3处弹出如下选项：在“GeneralOptions”页面中，“NumberofProbes”一栏用于设置所需的探针数量，一般地，一个探针用于连接一个待测信号，例如，我们想要观察“sys_rst_n”、“led”和“cnt”这三个信号，则需要把“NumberofProbes

ZYNQ7020芯片要发挥双处理器的协同作用，就要PS通过AXI总线来动态控制PL。要实现这个功能，就要创建一个IP核，PS端通过对寄存器地址的读写来实现对PL的控制。本实验采用米尔科技的Z-TURN（MYS-7Z020）开发板，控制三色灯D34实现PS端占空比动态可调的PWM呼吸灯。1新建一个Vivado工程，命名为custom_pwm_ip，芯片选择： 2添加PS的IP核并配置点击这个AddIP添加IP核输入zynq，然后双击添加zynq核双击ZYNQ核导入配置文件 这里导入的是custom_pwm_ip.tcl配置文件，可使用官方提供的axi_gpio.tcl配置文件（重命名即可）。 3

ZYNQ7020芯片要发挥双处理器的协同作用，就要PS通过AXI总线来动态控制PL。要实现这个功能，就要创建一个IP核，PS端通过对寄存器地址的读写来实现对PL的控制。本实验采用米尔科技的Z-TURN（MYS-7Z020）开发板，控制三色灯D34实现PS端占空比动态可调的PWM呼吸灯。1新建一个Vivado工程，命名为custom_pwm_ip，芯片选择： 2添加PS的IP核并配置点击这个AddIP添加IP核输入zynq，然后双击添加zynq核双击ZYNQ核导入配置文件 这里导入的是custom_pwm_ip.tcl配置文件，可使用官方提供的axi_gpio.tcl配置文件（重命名即可）。 3

最近在学习ZYNQ,使用PS和PL端的交互，初始阶段在看米联客SDK入门教程，同时按照邓堪文的示例搭建了基本的摄像头捕获图像后存储到DDR3然后读取出来到摄像头显示，这部分工程作为启动，可以在这基础上部署视觉相关的加速内容，在此处做下整理。工程结构：初始zynq配置：设置完毕zynq核以后，先搭建读取DDR部分，即摄像头显示：开始加入PS部分：VDMA工程建立1.新建vitis文件夹后，导出硬件信息到此文件夹，lunchvitis打开vitis软件，新建project。2.在src文件夹下新建main.c文件3.在vivado中查看DDR3中AXI_HPO高速总线对应的地址为0x0000_0

ZYNQ裸机实现USBMASSSTORAGE(usb+sd卡实现U盘功能)之所以写裸机，也就是没有操作系统的实现方法是因为linux系统下的实现方法网上已经有很多了，之前使用的STM32实现的USBMASSSTORAGE的例子已经有很多，而且实现过程几乎不用写代码，使用官方工具便可实现，ZYNQ器件的例子网上却没有找到，自己实现后分享给大家，废话少说，开始吧！一、先从原理开始吧，使用到了USB那就先介绍下USB吧,USB首先分为HOST（主设备）和Device(从设备)两大类，我们常常开发的小设备一般是属于Device类型的，Device设备可以实现很多不同的应用如下图所示：具体细节可以在网站

88e1512和88e1510是一个系列的phy，采用marvell的通用phy驱动，驱动源码路径：\u-boot\drivers\net\phy\marvell.c如上图所示，ETH2的工作模式为RGMIITOSGMII，SGMII与交换芯片bcm5396相连。设备树配置为RGMII模式，如下：&gem0{ status="okay"; phy-mode="rgmii-id"; phy-handle=; ethernet_phy0:ethernet-phy@0{ reg=; device_type="ethernet-phy"; };};查看芯片手册Page18–Register20，配

传统的毫米波雷达采用DSP+FPGA的处理模块，通过FPGA增加采集数据吞吐能力，通过DSP器件完成数据处理算法。为满足如今毫米波雷达低功耗小型化的指标要求，同时保证数据接口的稳定性和速度，本设计提出一种基于Xilinx公司的ZYNQ采集系统，具有高集成度，高可靠性的特点。其中PL端逻辑资源可以控制高速的AD数据采集。PS端将采集数据传输至上位机，通过Matlab平台对采集系统进行动态参数分析，实验表明AD各项动态参数达到设计要求，验证了该高速采集系统设计的合理性。1系统总体设计在毫米波雷达应用中，数据采集系统的实现主要由以下部分组成：ADI公司的12bit的AD8285，在Xilinxxc7

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。第一章，1.2.（1）-1.2.（11）00：00（2）通过“RunBlockAutomation”完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建HDL文件，生成Block输出文件。第一章，1.2.（18）-1.2.（26）01：55（3）将之前JTAG模式下（掉电程序丢失）的工程相关文件拷贝至SDK工程内，主要包括源文件以及引脚配置文件；也可